技术

在信道化到处理中有可能会涉及到滤波器变带宽的需求，这时可以利用IP（以Xilinx为例）提供多系数组功能

RS码是一种常用的纠错编码，本文主要介绍如何在vivado环境下利用RS IP核实现RS码的编译码。

本文就跟大家分享如何使用Xilinx AXI VIP对自己的设计搭建仿真验证环境的方法。

分享如何使用Xilinx ZYNQ Ultrascale+ MPSoC的PS端原生DP接口实现LIVE模式输出3860*2140,30Hz视频。

本设计使用 Zynq7020 芯片采用自制的 双 hdmi 拓展板，结合 FPGA 与 ARM 的优势。在硬件层面分为加密端和解密端

使用KR260 PetaLinux 2022.1 BSP创建工程后，使用产生的wic文件烧录tf卡，Linux启动报告错误

对于 ZCU111 rev 1.0 EVB 而言，如果 VADJ 值在 SCUI GUI 中配置为 1.8V（或保留默认值）

FPGA广泛应用于各种电子系统，甚至取代ASIC，但其周围具有复杂的电源系统

在硬件设计电路中，根据芯片功能复杂度，可编程芯片一般都需要不止一种供电电源来驱动芯片内部的不同功能块

PetaLinux 是一个强大的实用工具，支持设计人员轻松创建 Linux 镜像并在自己的目标平台上运行。

本篇设计咨询涵盖了 Versal GTM 复位不稳定问题

随着FPGA的功能越来越强大，并且有SOC等异构的架构不断演进，硬件设计也有更多的时钟要求

KR260首先从QSPI加载BOOT.BIN启动U-BOOT，U-BOOT再从SD（TF）卡的第1个分区（sda1）启动Linux内核

在较大的逻辑设计中，用于多片FPGA 切割处的互联IO之间的连接，一般通过互联电路板或特制线缆这两种形式进行互联。

在调试时序约束的过程中，用户常常会对除了顶层约束外所涉及的繁杂的时序约束感到困惑而无从下手。

与众多其他行业一样，广播商和内容制作商的工作流也受到了思维模式变化带来的影响

V4L2是Video for Linux2的简称,为Linux中关于视频设备的内核驱动。在Linux中，视频设备是设备文件

本文将探讨如何以 Zynq UltraScale 器件上的 IP 核为目标，使用 Python 来创建一些强大的应用和实用工具。

运行VCK190 TRD的小技巧

掌握ui-fdma和ui_fdmadbuf在视频采集方案的应用,掌握多个AXI-FDMA同时传输视频的同步解决方法