技术

Vitis HLS 在从Vivaido HLS的升级换代中，以axi_master接口为起点的设计正在变得更易上手，其中很重要的一点就是更多的MAXI端口设计参数可以让用户通过指令传达到。这些参数可以分为两类

如果KV260是你的第一个FPGA的AI加速平台，那么在上手KV260的开发的时候，你可能会遇到很多的困难。尤其是当你尝试阅读Jupyter中的sample代码时，你会发现很多代码都像黑魔法一样都难以理解。

LDPC码属于前向纠错码的一类，用于在噪声传输信道中发送信息。这些码可以用一个奇偶校验矩阵来描述，该矩阵主要包含0和少量的1。

目前，机器视觉传感器在当代的应用可谓是越来越广泛，如何选择机器视觉传感器是值得我们好好学习的，现在我们就深入了解如何选择机器视觉传感器。

赛灵思的以太网MAC可以应用时间戳。然而，Xilinx IP 希望用户提供准确的时间戳，然后 MAC 将其与流经的每个数据包联系起来。创建和维护准确的时间戳是用户提供的IP的责任。

运行ORB_SLAM3时，遇到错误“libpng12.so.0: cannot open shared object file: No such file or directory”。执行命令“sudo apt install libpng12-0”，可以按照libpng12.so.0，解决这个问题。

Ubuntu18.04安装ROS ros-melodic-desktop-full时，遇到错误“unmet dependencies. Unable to correct problems, you have held broken packages."。

为满足低电压数字讯号(LVDS)和并行输出ADC的需要，延迟不一致的问题，对系统设计人员而言是一个难题

传统的机器人软件程序设计是在预定义的架构和约束条件下，在给定机器人的CPU中进行功能程序设计。正如上篇文章所述，一旦机器人遇到适配需求，就会导致复杂的系统整合操作。

根据提示，逐层安装缺失的模块，包括ros-melodic-perception, ros-melodic-perception-pcl, ros-melodic-pcl-conversions, libpcl-dev, libvtk6-dev, libvtk6-qt-dev, libvtk6-java, 一直报告同样错误。

随着处理效能、内存密度和系统整合度的提升，嵌入式视觉从传统逐渐扩增到新兴应用领域，市场规模在十年内必有显著增长。而伴随着应用领域越来越多元，影像传感器系统在开发时，所需考虑的面向也变得更加复杂。

在Xilinx的DisplayPort 1.4 IP的文档中，提到支持的器件为Ultrascale/Ultrascale+/Versal系列，但很多的客户基于成本的考量希望能在7系列的器件中实现DP1.4。

在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-下。

许多具有ASIC设计背景的Xllinx用户转向使用FPGA。这些工程师习惯于使用命令行模式下的工具流程，并希望在FPGA设计中继续使用类似的流程。

Harris 工程师需要设计和验证一种跨多个 Xilinx® Virtex® FPGA 的信号处理系统。在这种人工密集型流程中，完成对子系统定点模型的仿真后

在Vitis HLS 工具中，要真正完成AXI总线突发，我们需要一个合适的代码风格并结合恰当的指令设置来达到这个目的。本章节带大家看看如何玩转AXI总线突发读写的代码风格-上。

2021自适应计算挑战赛赛程已过半，近期在开发设计过程中，我们收到众多开发者对于硬件板卡的资料查找询问。XILINX开发者社区特此整理了关于3个硬件赛道板卡在项目设计和开发时的时间周期安排与各硬件设计时做需要的资料介绍，希望对大家有所帮助。

由于现在Sony的图像传感器靶面越来越大，100M像素以上的也很多；帧率也越来越高，1000fps以上的也不在少数，因此SLVS-EC接口在至少在Sony的Sensor上会用得越来越多。

本文主要介绍基于OpenAMP框架的双核ARM通信案例的使用说明，CPU0(Master)运行Linux系统，CPU1(Remote)运行裸机或FreeRTOS程序。CPU0使用remoteproc加载CPU1程序，并对CPU1进行配置。

为了更好地为2021赛灵思自适应计算挑战赛的参赛者提供赛事支持，由赛灵思团队举办的答疑会 Office Hour #1 已于12.15日完成，我们邀请到了众多Xilinx的软硬件技术工程师与专家，专门针对3个赛道提供软硬件答疑。