跳转到主要内容
FPGA 开发圈
Toggle navigation
新闻
视频
技术文章
博客
下载中心
活动
登录
注册
视频
面向企业及接入网络扩展实现新一代安全技术
Xilinx 的 16nm FPGA、SoC 和 7nm Versal™ ACAP 以硬化模块及软 IP 形式提供多种架构组件,这使得它们成了设计新一代安全设备的理想之选。这些 IP 包括高速串行解串器和多速率接口 IP,例如硬化 MAC、PCIe® 接口和内存控制器等。
2021-07-14 |
网络扩展
,
Versal-ACAP
块设计容器
了解块设计容器及其兼容性。
2021-07-13 |
块设计容器
,
BDC
在 Zynq UltraScale+ RFSoC Gen 3 上使用 Full Tile Time Interleaving 的 10GSPS RF ADC 原型示例
在本视频中,我们展示了在 XCZU47DR 器件的双模块中使用两个 5GSPS ADC 的 10GSPS ADC 性能。
2021-07-12 |
XCZU47DR
,
ADC
设计收敛:提高结果质量 (QoR) 的方法、技巧和诀窍
当今的设计突破了器件容量和性能的极限,常常为及时满足设计目标带来艰巨的挑战。了解 UFDM(超快设计方法)的最新发展,这是一系列基于工厂专家经验的最佳实践,在过去几年里他们帮助客户解决了最棘手的设计收敛问题,并获得了最佳结果质量。同时,还可了解非常实用的 Vivado 综合与实现技巧,以提升生产力。
2021-07-09 |
设计收敛
,
UFDM
赛灵思硬件开发策略
软件和 AI 营销副总裁 Ramine Roane 将讨论行业趋势,并带您了解最新的 Xilinx 解决方案和工具。了解 Xilinx 自适应计算如何提高加速应用的标准。
2021-07-08 |
自适应计算
初步了解 Zynq RFSoC DFE
Xilinx Zynq RFSoC 系列最新成员的视频演示:RFSoC DFE 或数字前端。在视频中,我们将展示在没有 CFR 和 DPD 模块的情况下, Zynq DFE 的 ACLR 和 EVM 性能。
2021-07-07 |
RFSoC
通过从 4G 到 5G NR 的前传网络完全集成实现下一代 Open RAN 解决方案
了解 Xilinx 和 Cisco 如何利用 Keysight 的 Open RAN Studio 解决方案来验证具有 CPRI 接口的 [仿真] 传统无线电单元的运行和性能,以及 Xilinx 大规模 MIMO O-RU 参考设计,通过采用 Xilinx 技术的 Cisco 基站路由器共享基于以太网的通用 eCPRI 前传网络,最终将在传统 RU 和 O-RAN DU 之间执行前传网关功能。
2021-07-06 |
Open-RAN
Xilinx DPD v11 — 针对 GaN 功率放大器进行了优化
该演示展示了 Xilinx DPD v11 如何管理 GaN PA 的长期存储存应。该演示使用 Wolfspeed 的 39dBm GaN PA,展示了长期存储存应如何影响光谱发射掩模 (SEM) 和误差矢量幅度 (EVM)。看看 DPD v11 全新长期存储管理功能如何纠正这些不足。
2021-07-02 |
DPD-v11
,
GaN功率放大器
Vitis AI 1.3 工具链
本视频简要介绍了 Vitis AI 1.3 工具链,其中包括支持框架的量化器和编译器,并演示了设计流程。
2021-07-01 |
Vitis-AI
基于 Xilinx Versal 的 5G 波束成型解决方案
基于 Xilinx Versal 的波束成型解决方案可在 Xilinx 7nm Versal 平台上逐步实现 5G FR1( 7.125GHz 以下)64T64R/32T32R 波束成型解决方案。
2021-06-29 |
5G
,
Versal
【视频】面向 DFX 的 Abstract Shell
了解 Abstract Shell 如何大幅缩短 Dynamic Function eXchange 设计多用户环境的编译时间并增强设计安全性。
2021-06-28 |
DFX培训
,
Abstract
【视频】IP 版本控制
了解如何在 2021.1 中大幅简化 IP 版本控制
2021-06-25 |
IP
在Vitis IDE 中调用Vitis™视觉库的加速内核实例
本期视频邀请到赛灵思高级产品应用工程师陈雯,将介绍 Github 上开源的 Vitis 视频加速库的相关内容,并演示在Avleo U50 的板卡上,从Vitis IDE 中调用Vitis™视觉库的加速内核的应用实例解析。
2021-06-24 |
Vitis
,
视频加速
,
Avleo-U50
视频了解Xilinx Vivado ML
Xilinx推出具有突破性技术的 Vivado ML 以加速设计收敛并提升 QoR,以及先进的 DFX 功能,可实现时间计算的创新形式。
2021-06-24 |
Vivado-ML
【视频】适用于第 5 代 PCl 的 Versal Premium ACAP 子系统
Versal Premium ACAP 系列符合 PCIe 规范修订版 5.0,并且通过每通道 32 GT/s 的传输速度支持全部链路速率。 本视频演示了 Versal Premium ACAP 中面向 PCIe 的两个可用子系统,这在下一代网络和云基础架构中至关重要。
2021-06-22 |
Versal Premium
第一页
前一页
…
9
10
11
…
下一页
末页