聚焦 FPGA 设计、嵌入式开发与可编程技术

AMD Versal Prime VM2152：性能与能效的理想平衡点当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？

AI说它能写芯片，验证工程师笑了芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。

Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。

FPGA开发中布线拥塞是什么？FPGA布线拥塞是指在FPGA布局布线阶段，设计所需的信号连接需求超过了芯片内部特定区域的物理布线资源容量，导致信号线无法按最优路径连接，甚至完全无法布通的现象。

YunSDR小课堂-软件定义无线电的应用(第94讲)在本章节中，我们简要介绍了两种能够广泛应用软件定义无线电技术的实际案例：认知无线电和车载网络。

当一颗月球卫星开始“直播”，FPGA正在改写航天电子的游戏规则当商业航天开始拼速度，传统航天电子开发模式已经跟不上节奏。Enclustra模块化FPGA平台，正在成为新一代航天系统的底层支撑。

ALINX HEA13 登场！Jetson Thor+AMD VU13P 双强合体ALINX HEA13 基于 AMD Virtex UltraScale+ VU13P FPGA 和英伟达 Jetson Thor，让高端 FPGA 和高端 GPU 协同工作。

6 纳秒，175 Mpps，LUT 直降 37%！做 RDMA / DPU / 可编程数据面的，请收藏这篇登顶 IEEE TC 的硬件定时器新作如果你正从事 RDMA 网卡、TOE 加速器、SDN 交换机、可编程数据面相关研发工作，或是曾编写过 setTimer() 相关定时逻辑代码，这篇论文值得你认真研读。

莱迪思收购安迈（AMI），打造业界更为完备的安全管理与控制平台本次收购落地，将推进莱迪思在服务器、人工智能、云计算领域的战略布局的拓展，全面覆盖硬件、安全、可管理性及系统控制四大赛道。

修改 QDMA 仿真例子使数据通路指向 NOC1本文章展示如何启用 NOC1 以及使用额外 mm_channel 配置，以提升系统性能。

Vivado中如何找到高扇出信号？这里分享一下命令report_high_fanout_nets,可方便的排查高扇出网线、解决布线拥塞和时序违例的。

高云半导体正式发布 3G SDI 接口 IP，赋能高清视频国产化替代SDI采用BNC锁扣式连接器，连接牢固可靠，不易脱落；使用同轴电缆可实现百米以上的无中继传输，且信号抗干扰能力强，非常适合演播室、大型场馆、医疗手术室等对稳定性和传输距离有严苛要求的专业环境

易灵思16nm SiP FPGA缓解存储焦虑在嵌入式视觉、边缘计算与智能设备快速发展的今天，对很多工程师来说，一个现实的问题越来越明显：算力在增长，但板级空间、功耗与供应链复杂度却在不断受限。

团队发布开源可编程调度网卡平台 SchedraNIC把"灵活调度算法"装进"真实硬件"——一种支持 8192 并发流、25.5% 单流吞吐提升的开源多队列智能网卡，让可编程报文调度研究告别"只能仿真"的尴尬。

一秒640亿次采样！这套系统，正在改写边界在雷达、电子战、频谱监测以及新一代通信系统中，工程师正面对一个共同挑战：采样能力持续提升，但系统处理能力难以同步跟进。

Versal SelectIO 基于XPHY构建源同步接口(三)在上一篇Blog基于XPHY构建源同步接口（二）中主要说明了如何设置IP并完成仿真验证，本文将基于之前建立的工程在VPK180上做实际测试。

AMD（XILINX）FPGA 乘加运算DSP有哪些坑？7系列FPGA中的乘加器是DSP48E1，是25×18的有符号数乘法器。这里分享几个使用要点：

一套生态打通三大接口，PolarFire FPGA 在改写机器视觉开发逻辑很多机器视觉项目，卡住的地方其实不在“看不清”，而是在“跑不顺”。行业这两年有个很微妙的变化：算法还在卷，但真正拖慢节奏的，越来越不是算法本身，而是系统怎么尽快稳定跑起来。