Plum 采用 AMD 自适应 SoC 优化 AV-over-IP 传输在 AMD Zynq UltraScale+ 自适应 SoC 的推动下，Plum 的 Dante AV Ultra 系列得以在全球园区内提供尖端性能 
当AI来到街头：一套边缘计算架构如何改变城市监测系统？借助Pluto XZU20与ST11平台，Enclustra将AI算力推向城市现场，让交通监测、人群分析、异常事件识别不再依赖云端响应。边缘AI时代，一场关于智慧城市架构的变革正在发生。 
深度观察：AMD用一笔收购，正在改写AI算力规则，GPU危险了？近日，AMD 宣布收购专注于 AI 内存优化技术的公司 MEXT，试图通过预测式内存技术降低数据中心整体拥有成本（TCO），并在新一轮内存技术竞赛中取得先机。
为什么顶尖芯片公司都在悄悄用STCO？英伟达/AMD案例读懂异构集成新打法已经讲了很多次芯粒设计的优势，当然在实际设计过程中仍然存在很多挑战，我们引进STCO视角，来面对系统多维度设计与工艺协同考量。 
FPGA 还有另一条路？Efinix 正在重新思考“逻辑与布线”的取舍在 FPGA 的世界里，有一个几乎所有工程师都会遇到的问题：逻辑资源够了，但布线过不去。或者反过来： 布线资源很多，但逻辑已经用完。 
ALINX VD100+Simulink 快速实现 FPGA 图像处理 Sobel 边缘检测
原文作者：Adam Taylor
原文标题：MicroZed Chronicles: Creating Image Processing with Simulink
原文链接：https://www.adiuvoengineering.com/post/microzed-chronicles-creating-image-processing-with-simulink
Github 链接：https://github.com/ATaylorCEngFIET/mz629
AXI协议自定义IP
作者：Chen Yang，AMD工程师；文章来源：AMD开发者社区
在基于 ARM + FPGA 的 SoC 设计中（如 Zynq / Zynq MPSoC / Versal），AXI 总线几乎贯穿了整个系统。无论是 PS 访问 PL 里的控制寄存器，还是软件驱动硬件加速单元，自定义 AXI Peripheral IP 都是一个绕不开的技能
在实际项目中，标准或半定制的 AXI4 IP 已经可以通过 HLS 生成，尤其适合算法密集型或数据通路导向的设计场景。然而，在需要状态完全可控、寄存器模型频繁变化的场景下，仍然需要采用 RTL 级 AXI4 协议 IP。
基于 Altera® SoC FPGA 构建 Linux 系统流程 (Yocto Poky 篇)本文主要介绍了 Altera® SoC FPGA 系统参考环境 (GSRD：黄金系统参考设计) 中使用的 Yocto Poky 参考 Linux 环境的构建过程。 
AMD Alveo MA35D AMA SDK 1.5.0 现已发布AMD Alveo MA35D 媒体加速卡的 AMA SDK 1.5.0 版本现已正式面向客户发布。提供了一系列针对性改进，帮助客户持续适配最新操作系统、内核和媒体框架，同时保持部署就绪型平台应有的可靠性。 
YunSDR小课堂-Versal Al Engine 开发指南(第101讲)vpp_link，现在您已经导入了内核，您需要告诉Vitis链接器如何将所有内核连接在一起。单击File->New Component->System Project创建新的系统项目组件。 
AMD FPGA 助力 ModRetro 以 M64 游戏主机重现复古游戏魅力ModRetro 正在将原汁原味的任天堂 N64 兼容游戏体验带给新一代玩家，而其所依靠的正是将 AMD Artix UltraScale+ FPGA 用于其全新 M64 游戏主机 
重要更新：AMD Vivado™ 设计套件将升级为更灵活的许可方案自 2026.1 版本（2026 年 6 月）起，AMD Vivado™ 设计套件升级为全新的许可方案，为您提供更灵活、更多样的选择，以满足开发者不同的设计需求。 
