聚焦 FPGA 设计、嵌入式开发与可编程技术

YunSDR小课堂-MATLAB与Simulink入门(第96讲)系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。

如何从代码层面降低布线拥塞（一）？FPGA工具层面的设置只是临时缓解拥塞的手段，而代码层面的优化是从根源上减少互连需求，彻底解决拥塞问题，同时不会牺牲设计的性能。这里分享一些代码优化方法。

空间架构赋能 Altera FPGA，加速边缘 AI 推理Altera 正式推出了 FPGA AI 套件 2026.1.1 版本，并带来了全新的空间编译模式。该模式能够为特定模型生成专用的 RTL，让 AI 推理输入流在专属通道中高效运行。

Unico 利用 AMD FPGA 开发电池测试系统Unico 深耕工业驱动控制，借力 AMD FPGA 搭建测试方案，布局电车电池、油气、储能多领域市场。

一颗10W小模块，为什么能撑起Physical AI的未来？过去几年，AI 行业最热闹的战场，一直在云端。更大的模型、更高的参数量、更强的 GPU 集群，几乎定义了整个 AI 产业的话语权。

如何利用Vivado 识别布线拥塞？Vivado 提供了多种工具来识别拥塞的位置、类型和严重程度，今天来聊一聊这些方法。

AMD Versal Prime VM2152：性能与能效的理想平衡点当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？

AI说它能写芯片，验证工程师笑了芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。

Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。

FPGA开发中布线拥塞是什么？FPGA布线拥塞是指在FPGA布局布线阶段，设计所需的信号连接需求超过了芯片内部特定区域的物理布线资源容量，导致信号线无法按最优路径连接，甚至完全无法布通的现象。

YunSDR小课堂-软件定义无线电的应用(第94讲)在本章节中，我们简要介绍了两种能够广泛应用软件定义无线电技术的实际案例：认知无线电和车载网络。

当一颗月球卫星开始“直播”，FPGA正在改写航天电子的游戏规则当商业航天开始拼速度，传统航天电子开发模式已经跟不上节奏。Enclustra模块化FPGA平台，正在成为新一代航天系统的底层支撑。

ALINX HEA13 登场！Jetson Thor+AMD VU13P 双强合体ALINX HEA13 基于 AMD Virtex UltraScale+ VU13P FPGA 和英伟达 Jetson Thor，让高端 FPGA 和高端 GPU 协同工作。

6 纳秒，175 Mpps，LUT 直降 37%！做 RDMA / DPU / 可编程数据面的，请收藏这篇登顶 IEEE TC 的硬件定时器新作如果你正从事 RDMA 网卡、TOE 加速器、SDN 交换机、可编程数据面相关研发工作，或是曾编写过 setTimer() 相关定时逻辑代码，这篇论文值得你认真研读。

莱迪思收购安迈（AMI），打造业界更为完备的安全管理与控制平台本次收购落地，将推进莱迪思在服务器、人工智能、云计算领域的战略布局的拓展，全面覆盖硬件、安全、可管理性及系统控制四大赛道。

修改 QDMA 仿真例子使数据通路指向 NOC1本文章展示如何启用 NOC1 以及使用额外 mm_channel 配置，以提升系统性能。

Vivado中如何找到高扇出信号？这里分享一下命令report_high_fanout_nets,可方便的排查高扇出网线、解决布线拥塞和时序违例的。

高云半导体正式发布 3G SDI 接口 IP，赋能高清视频国产化替代SDI采用BNC锁扣式连接器，连接牢固可靠，不易脱落；使用同轴电缆可实现百米以上的无中继传输，且信号抗干扰能力强，非常适合演播室、大型场馆、医疗手术室等对稳定性和传输距离有严苛要求的专业环境

易灵思16nm SiP FPGA缓解存储焦虑在嵌入式视觉、边缘计算与智能设备快速发展的今天，对很多工程师来说，一个现实的问题越来越明显：算力在增长，但板级空间、功耗与供应链复杂度却在不断受限。