ALINX HEA13 登场！Jetson Thor+AMD VU13P 双强合体ALINX HEA13 基于 AMD Virtex UltraScale+ VU13P FPGA 和英伟达 Jetson Thor，让高端 FPGA 和高端 GPU 协同工作。 
6 纳秒，175 Mpps，LUT 直降 37%！做 RDMA / DPU / 可编程数据面的，请收藏这篇登顶 IEEE TC 的硬件定时器新作如果你正从事 RDMA 网卡、TOE 加速器、SDN 交换机、可编程数据面相关研发工作，或是曾编写过 setTimer() 相关定时逻辑代码，这篇论文值得你认真研读。 
高云半导体正式发布 3G SDI 接口 IP，赋能高清视频国产化替代SDI采用BNC锁扣式连接器，连接牢固可靠，不易脱落；使用同轴电缆可实现百米以上的无中继传输，且信号抗干扰能力强，非常适合演播室、大型场馆、医疗手术室等对稳定性和传输距离有严苛要求的专业环境 
团队发布开源可编程调度网卡平台 SchedraNIC把"灵活调度算法"装进"真实硬件"——一种支持 8192 并发流、25.5% 单流吞吐提升的开源多队列智能网卡，让可编程报文调度研究告别"只能仿真"的尴尬。 
Versal SelectIO 基于XPHY构建源同步接口(三)在上一篇Blog基于XPHY构建源同步接口（二）中主要说明了如何设置IP并完成仿真验证，本文将基于之前建立的工程在VPK180上做实际测试。 
一套生态打通三大接口，PolarFire FPGA 在改写机器视觉开发逻辑很多机器视觉项目，卡住的地方其实不在“看不清”，而是在“跑不顺”。行业这两年有个很微妙的变化：算法还在卷，但真正拖慢节奏的，越来越不是算法本身，而是系统怎么尽快稳定跑起来。 
从晶圆到代码，全开源！Aegis：首个“从硅开始”的开源FPGA来了如果你以为“开源FPGA”只是开放工具链，那这个项目会彻底刷新你的认知。Aegis，不只是一个开源FPGA架构，而是一个从硅到工具链完全开源的FPGA项目。 
