聚焦 FPGA 设计、嵌入式开发与可编程技术

工业视频应用进入“超高速时代”：100Gbps背后意味着什么？基于Mercury+ PE3的工业视频平台，正在推动高速视频系统向边缘实时计算演进。

AMD Spartan UltraScale+: 值得信赖的 FPGA，关键指标表现优异AMD Spartan UltraScale+ FPGA 旨在通过一颗器件即能够提供更高性能、更低功耗、更小的占用面积以及现代应用所需的多种外设。

Versal Gen2连载第七篇--开普勒KPL3858 USB3.2及USB2.0接口的介绍和性能测试本文将详细介绍USB各代规格演进、Versal Gen2 USB硬件架构、KPL3858板卡USB电路设计、Vivado配置方法，以及USB实际性能测试结果。

一图了解SALPHOENIX®1P系列FPGAPH1P系列FPGA是安路科技推出的“凤凰”系列全新平台产品，包含35K~100K LUTs、丰富的高速IO、DDR2/3/4与LPDDR4存储接口和丰富的IP资源。

为什么 DO-254 不是技术手册，而是设计保证指南很多工程师第一次真正去看 DO-254 时，都会有一种很自然的期待：它应该告诉我硬件应该怎么设计；它应该告诉我 FPGA 开发到底该怎么做；

“智引未来”安路科技AEC FPGA技术峰会深圳站精彩回顾本次峰会聚焦FPGA前沿技术与应用，重磅发布全新量产器件，深度分享创新应用方案与实战经验，吸引了近500位行业专家与企业代表齐聚一堂，共同见证国产FPGA的蓬勃生长。

如何从代码层面降低布线拥塞（三）？不合理的模块划分，会导致工具无法有效规划布局，引发逻辑过度集中，或者跨区域的长布线。

安路科技用“场景化FPGA”撕开高端市场过去，FPGA高端应用市场主要被国外厂商垄断，但是现在，通过深入挖掘客户需求，并通过理解场景诉求，安路科技的FPGA正在蚕食传统上很多国外厂商垄断的高端市场，如通信、数据中心、汽车等。

中科亿海微推高集成SoC：国产FPGA开始进入“系统时代”中科亿海微推出EQ6S7010，高集成SoC加速国产FPGA迈向系统级应用时代。

智能体引发EDA范式革命，合见工软详解全流程自治与架构革新随着智能体AI深度融入IC设计体系，合见工软的智能体UDA 2.0，已经从“Level 2：对话式 LLM 辅助工具”，演进到“Level 4：Agent 工作流 - 自主设计者”。

YunSDR小课堂-MATLAB与Simulink入门(第96讲)系统对象是MATLAB中类的特化，定义了一组特定的方法，使初始化、运行时操作和资源释放过程更加简便。

如何从代码层面降低布线拥塞（一）？FPGA工具层面的设置只是临时缓解拥塞的手段，而代码层面的优化是从根源上减少互连需求，彻底解决拥塞问题，同时不会牺牲设计的性能。这里分享一些代码优化方法。

空间架构赋能 Altera FPGA，加速边缘 AI 推理Altera 正式推出了 FPGA AI 套件 2026.1.1 版本，并带来了全新的空间编译模式。该模式能够为特定模型生成专用的 RTL，让 AI 推理输入流在专属通道中高效运行。

Unico 利用 AMD FPGA 开发电池测试系统Unico 深耕工业驱动控制，借力 AMD FPGA 搭建测试方案，布局电车电池、油气、储能多领域市场。

一颗10W小模块，为什么能撑起Physical AI的未来？过去几年，AI 行业最热闹的战场，一直在云端。更大的模型、更高的参数量、更强的 GPU 集群，几乎定义了整个 AI 产业的话语权。

如何利用Vivado 识别布线拥塞？Vivado 提供了多种工具来识别拥塞的位置、类型和严重程度，今天来聊一聊这些方法。

AMD Versal Prime VM2152：性能与能效的理想平衡点当今的网络与高速测试系统正在不断逼近高数据吞吐能力的极限。这给工程师带来了巨大挑战：在不增加板卡尺寸或功耗预算的情况下，如何以更高速度传输更多数据？

AI说它能写芯片，验证工程师笑了芯片行业这几年被AI带动得很热，一个反复出现的说法是：未来可以从规格直接生成硬件，甚至不需要懂RTL、不需要懂架构，只要描述需求，AI就能完成设计。

Tandem PCIe 在 UltraScale+ Windows 驱动适配问题分析在实际项目中， Windows 驱动适配过程中需要注意一个兼容性问题。本文对该问题进行简要分析，并给出解决建议，供相关开发人员参考。