YunSDR小课堂-Versal Al Engine 开发指南(第99讲)打开Vitis IDE，并选择一个工作区；2.在选择界面，选Create Platform Component，或者在File->New Component->Platform 
AMD Versal 自适应 SoC 设计的系统级验证加速渐进式方案AMD Versal 自适应 SoC 为开发者提供了一种异构计算架构，将可编程逻辑（ PL ）、AI 引擎以及高性能处理系统集成于单一器件之中 
深度解析智多晶Sealion 2000系列：国产芯片新标杆的硬核实力为一款低成本、低功耗、即时启动且高可靠性的非易失性可编辑逻辑器件，它兼容主流封装，并提供多样化的容量选择，使其广泛适用于通讯、工业、医疗等多个领域。 
Versal Gen2连载第八篇--开普勒KPL3858 MIPI C-PHY接口的介绍和测试本文介绍了MIPI C-PHY的技术原理及其与D-PHY对比，重点说明了Versal Gen2 X5IO Bank对C-PHY的原生支持机制，包括Octad结构、C-PHY管脚映射规则（BIT0/1/2和BIT4/6/7）以及嵌入式时钟恢复特性。 
新左移：以FPGA原型验证为“决策透镜”，加速RISC-V IP精准选型“新左移”理念的核心，是在芯片设计流程中影响最大、成本最低的早期阶段，就最大限度地识别并降低技术风险。通过将FPGA原型验证前置到架构探索与IP选型阶段 
Agilex® 7 FPGA 面向 AI 与云基础设施实现线性可插拔光模块（LPO）Agilex® 7 FPGA 与 SoC 搭载符合全新 LPO 100G 标准的高速收发器 I/O，同时集成 400G MAC/PCS/FEC 和 PCIe 等硬核 IP，无需在 FPGA 架构软逻辑中开发定制 HDL 代码，可有效提升设计人员开发效率。 
原型验证的Debugger：筑牢流片前“最后一道防线”hsDebugger工具支持最多16片FPGA的并行调试，即同步抓取16片FPGA中的数据，且16片波形数据在同一窗口中显示，对用户完全透明，可把16片当成一个整系统对待，简化用户调试流程。 
西门子硬件辅助验证针对可扩展智能体 AI 完成 Arm AGI CPU 验证西门子与 Arm 合作，为 Arm® AGI CPU 提供验证支持，并验证其在下一代代理式 AI 工作负载下的性能，助力打造可扩展、可投入生产的基础设施。 
YunSDR小课堂-MATLAB与Simulink入门(第95讲)本节介绍了查找误差的一般方法，以及利用自动代码分析功能检测MATLAB代码中可能的改进点。特别介绍位于编辑器中的MATLAB调试器功能，以及等效的命令窗口调试功能。 
SALELF®系列第五代FPGA产品性能详解EF5系列采用55nm低功耗工艺，容量密度覆盖2.5K至15K LUTs。在服务器热插拔、工业设备在线维护等场景中，EF5的IO状态保持（StateHold）功能让用户在逻辑升级期间保持IO状态不变 
