跳转到主要内容
AMD 携手 Viettel 扩展 5G 移动网络

Viettel 选择赛灵思 Zynq MPSoC 和 RFSoC 自适应平台

AMD CTO:芯片技术愈加复杂,成本越来越高

AMD 首席技术官 Mark Papermaster 带来了好消息:摩尔定律并未失效

FPGA的GTP发送器学习(一)UG482

PGA TX的交互方式是 FPGA通过GTP收发器的TX数据路径,应用发送数据通过GTP收发器写数据

AMD-Xilinx FPGA高速收发器的信号完整性简介

随着数据带宽需求的持续增长,数据传输从并行变成串行,收发器的速率越来越高

一文读懂PCIe的进化史

PCIe发展至今已经从最初的1.0升级到了6.0,但很多人对于PCIe只知其然而不知其所以然,小编今天就带大家一起来看一看

浪潮全新服务器支持AMD 最新EYPC处理器

浪潮信息多款全新服务器支持AMD最新EYPCTM(霄龙)9004系列处理器,能够更好地处理包括虚拟化

Vitis AI Library 用户指南

Vitis AI Library 是一组高层次库和 API,专为利用深度学习处理单元 (DPU) 来高效执行 AI 推断而构建

AMD Xilinx 技术日再约姑苏城

会议分享内容包括 AMD Xilinx 的Versal™ ,RFSoC ,Zynq™ UltraScale+ ,Kria™ SOM 等新产品系列的介绍

Xilinx 7系列FPGA收发器架构之共享功能(二)

本博文主要对GTX/GTH收发器的共享资源进行介绍

Xiinx 7系列FPGA收发器架构之收发器和工具概述(一)

本博文主要对GTX/GTH收发器进行总体概述。

Vitis开发(一):Vivado启动vitis

Vitis是Xilinx SDK的继承开发工具,从Vivado 2019.2版本开始启用

单核性能提升55%,阿里云发布基于第四代EPYC处理器的弹性计算实例

该款计算实例基于阿里云自研CIPU与磐久服务器,搭载AMD公司最新发布的第四代AMD EPYC(霄龙)处理器

Vitis 加速环境简介

Vitis 应用加速开发流程提供了相应的框架,可通过使用标准编程语言来为软件和硬件组件开发和交付 FPGA 加速应用

值得收藏的FPGA代码命名规范?

随者FPGA设计的日益复杂,设计实践、方法和流程逐渐成为重要的成功因素

宜鼎国际 Innodisk 推出全新 FPGA 平台:锁定 AI 机器视觉应用

宜鼎 FPGA平台采用科技巨擘 AMD XILINX KRIA K26 系统模块,不仅能够加速 AI 算法,同时具备低延迟

ZYNQ Vitis AI的开发流程

Vitis-AI在边缘计算设备的AI全栈部署框架中扮演了编译器端与后端的角色,接收前端 DNN 框架训练后的网络参数IR

DDR3 控制器设计(7)——DDR3 的用户端口读写模块设计

在之前设计的 DDR3 控制器的基础上,添加用户写、读模块,便于在用户端更容易的对 DDR3 进行写读控制

Vivado无法双击打开xpr工程文件的解决办法

之前安装的Vivado 2018.3,最近装了Vivado 2020.2,然后就没法双击打开xpr工程文件了

“together we advance_data centers(同超越,共成就_数据中心)”发布会回顾

基于AMD有史以来性能最强的“Zen 4”核心,该处理器可提供业界领先的性能和能效