第四代AMD EPYC处理器，可提供卓越的性能、业界领先的能效和下一代架构。
在Windows下Vivado默认使用的是2线程，编译较慢。可改为32线程使Vivado可使用更多计算机资源，以加快编译速度
在PetaLinux工程中，与单板相关的UBoot、Linux等模块，经常需要编辑、调试。
PetaLinux工程会自动下载代码并编译。很多时候，工程师需要修改代码，加入调试信息
随着机器人专家不断面临传统处理器架构带来的局限性，他们需要定制化和并行性来应对未来的性能、数据安全和运行安全挑战
本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节
这里介绍一个曾经遇到的案例:软复位处理不当导致寄存器通路挂死的问题
同TX链路一样，RX的复位模式也是包含两种操作，这部分设置都一样
<p>本文详细介绍了一种实现FIPS 140-3认证的SEE的方法。</p>
<p>本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode</p>
通过MATLAB生成一个COE文件，文件内容为一个周期的正弦波与余弦波
本篇博客记录移植yolov5模型的整个过程
Vitis-AI提供了大量的预构建模型。这个项目描述了如何利用这些模型来实现车牌识别。
AMD Xilinx 将携手合作伙伴向广大观众展示涵盖 Radio, DU, CU 以及服务器加速卡等众多产品和方案
本文对如何在一个工程里例化和使用多个BSCANE2模块做一个简单说明
Xilinx Vivado中提供了AXI FIFO和AXI virtual FIFO类似IP，这篇文章主要通过实例来讲解这两个IP的使用方法。
本文描述了一个使用专用高速收发器的多级串行接口。该设计以非整数数据恢复单元为基础，将数据速率下限扩展到0 Mb/s。
本视频主要展示如何使用 AMD Xilinx Vitis AI 自定义 OP 流程执行用户定义 AI 模型。
Vitis™ 统一软件平台 2022.2 版已正式发布！主要增强特性包括下列内容
演示：使用 Jupyter Notebook 运行结构调试示例。
