为什么要修改IP核内的源码，说如何之前，先说为什么。

本文主要对RFSoC的ADC内部结构以及数字步进衰减器和过压功能进行介绍。

本文介绍以下内容：GTX/GTH收发器TX结构，GTX/GTH收发器TX接口配置和时钟方案

Verilog的编译和C语言的编译二者自然不可同日而语，具体到FPGA的开发

本文是FSBL关于看门狗的用法总结。

本文重点介绍JESD204B时钟网络。

最近在项目中遇到一个反压的问题，简化下模型如下图所示

承接前文，本文是射频数据转换器IP使用介绍的第二篇

本文继续介绍7系列FPGA收发器的共享功能，主要包括以下几个方面内容

精确的热分析在很多电子产品设计中都有着举足轻重的作用，在高端的PCB设计中尤为突出。

接触过FPGA高速数据采集设计的朋友，应该会听过新术语“JESD204B”

MPSoC swdt是一个简单的看门狗，只有四个寄存器。可以参考xwdtps_polled_example.c使用MPSoC swdt

例化和推译是在FPGA设计中使用元件的两种不同方法,每种方法都有其优、缺点。

本文对射频数据转换器（RFSoC RF Data Converter ）进行了简要描述说明

GTX/GTH收发器在FPGA上电和配置后必须进行初始化，GTX/GTH收发器的发送器和接收器可以独立

本指南阐述了对 AI 引擎 graph 应用进行编译与仿真、使用 Vitis 工具流程来集成应用

本文一起介绍这3个语句的应用场景和应用方法

本文以vitis-ai-pytorch环境为例，描述了Inspector的用法并给出示例。

本白皮书介绍了传统数据转换器和新型 RF 采样数据转换器的指标，并确定了 RF 采样转换器的首选参数。

了解 AMD 的 Kria SOM 如何助力 Innodisk 为视觉人工智能和视频分析应用提供高性能、低延迟的解决方案。