周末创客|用PYNQ做一个节日立方彩灯
NeoPixels是数字控制的红、绿、蓝像素。由于每种颜色都由8位表示，总共24位，因此每个像素可以显示16777216种颜色中的一种。每个NeoPixel实际上是一个WS2812 LED。这些LED包含五个输入端，相对于地（VSS）在3.3V到5.0V（VDD和VCC）的电压范围内工作。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第二章 硬件原理图介绍
AXU2CGA/B的特点是体积小并扩展了丰富的外设。主芯片采用Xilinx公司的Zynq UltraScale+ MPSoCs CG系列的芯片，型号为XCZU2CG-1SFVC784I。AXU2CGA的PS端挂载了2片DDR4（2GB，32bit）和1片256Mb的QSPI FLASH。
TVM学习（二）：算符融合
算符融合将多个计算单元揉进一个计算核中进行，减少了中间数据的搬移，节省了计算时间。TVM中将计算算符分成四种：
1 injective。一一映射函数，比如加法，点乘等。
2 reduction。输入到输出具有降维性质的，比如sum。
3 complex-out。这是计算比较复杂的，比如卷积运算等。
4 opaque。无法被融合的算符，比如sort。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第一章 MPSoC芯片介绍
Zynq UltraScale+ MPSoC系列是Xilinx第二代Zynq平台。其亮点在于FPGA里包含了完整的ARM处理子系统（PS），包含了四核Cortex-A53处理器或双核Cortex-A53加双核Cortex-R5处理器，整个处理器的搭建都以处理器为中心，而且处理器子系统中集成了内存控制器和大量的外设，使处理器核在Zynq中完全独立于可编程逻辑单元
【下载】NGCodec硬件HEVC编码用户指南
硬件加速可以在较低的比特率下，以相同的比特率实现更快的编码和更好的质量。与仅用软件编码相比，成本和延迟更低。基于FPGA的硬件的NGCodec HEVC编码器为您提供了这些优势。
Vitis Vision | 利用Vitis HLS tcl shell 一键跑通视觉加速例程
在论坛上遇到在高层次综合工具中调用视觉库遇到的大多数问题都和 opencv 库以及Xilinx Vision 库的安装路径有关，如今 Vitis HLS 2020.1 之后的版本都不再提供OpenCV 的预编译库，就更需要开发者们将各自工作环境中的库路径，环境变量都设置好。希望这篇博文能给大家调用 Vitis Vision Library 提供向导，提升效率。
【Vivado那些事】Vivado下头文件使用注意事项
并不局限于Vivado一种EDA。头文件主要使用“文件包括”处理，所谓"文件包含"处理是一个源文件可以将另外一个源文件的全部内容包含进来，即将另外的文件包含到本文件之中。Verilog语言提供了`include命令用来实现"文件包含"的操作。
Xilinx的FPGA产品繁多，选型从何入手？只需5分钟，给你讲透~
Xilinx拥有非常广泛的产品组合，涉及非常多的细分市场，并提供了各种各样的部署方法，因此对于刚接触FPGA的新手来说，可能很难了解“全局”。
【视频】使用 Xilinx 平台助力从边缘到云的所有开发者
一直以来，FPGA 只能用硬件描述语言（RTL）编程 —— 真的是这样吗？未必！！参加 Xilinx Adapt: SW & AI （1 月 7 日 - 8 日） ，了解赛灵思如何在包括 TensorFlow 和 PyTorch 在内的流行软件开发平台中支持 AI/ML 加速的。
用 FPGA 玩转 Video + AI？腾讯云微瓴现身说法
12月23日，19:30 – 21:00，我们邀请腾讯云微瓴即视产品经理钟赛和傲睿智存科技CEO廖玉峰以实际部署案例，来帮助广大系统工程师，算法工程师和软硬件设计工程师树立FPGA在视频和AI应用领域的正确定位，带您浅入深出的了解如何用赛灵思 FPGA 玩转 Video + AI。
想感受自适应计算对开发效率的强力加持？ 参加Xilinx Adapt China: AI&Software 虚拟研讨会吧！
人工智能和机器学习的进步早已超越了CPU性能的提升速度，硬件加速愿景美好，开发却曲高和寡。如何打破软硬件语言壁垒，提升开发效率？
自动驾驶芯片需要满足高吞吐与低时延
智能驾驶驱动的汽车行业正在走向电气化时代，全球各大车企都在加速电气化进程。未来智能驾驶将朝有哪些关键技术发展，有哪些阻碍发展的痛点，如何解决？以下为本刊独家采访赛灵思汽车电子系统架构师毛广辉实录。
【工程师分享】在MPSoC上运行基于eglfs_kms的QT应用程序
Xilinx为MPSoC支持4种libMali的backend: X11, Wayland/GBM, Fbdev, Headless-EGL。QT支持4种plugin(插件)或者backend，FB，X11，Wayland，eglfs。对不同的plugin(插件)或者backend，QT应用层是一样的。
【下载】UltraScale 和 UltraScale+ FPGA 封装和管脚用户指南
基于UltraScale架构的FPGA的封装和引脚规格不同。包括7系列FPGA在内的前几代产品。这些细节在此概述。
【视频】在 F1 实例进行 InAccel 人脸检测
InAccel 的 Accelerated Machine Learning Studio（AML）是一个完全集成的框架，可在不更改代码的情况下加速 C / C ++、Python、Java 和 Scala 应用。
DSP48E1详解（3）：DSP48E1属性
A、B、C、CARRYIN、CARRYINSEL、OPMODE、BCIN、PCIN、ACIN、ALUMODE、CARRYCASCIN、MULTSIGNIN以及相应的时钟启用输入和复位输入都是保留端口。D和INMODE端口对于DSP48E1片是唯一的。本节详细描述DSP48E1片的输入端口
