了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域（ROI）的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始， 然后展示使用 Xilinx 视频编解码器单元，将基于区域的编码作为解决方案。

Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。和前几代FPGA产品不同的是，7系列FPGA采用的是统一的28nm设计架构，客户在不同子系列的使用方式上是统一的，消除了不同子系列切换使用带来的不便。当然Kintex®-7、Virtex®-7两个系列后续还有20nm和16nm设计架构。

FDRE代表一个单D型触发器，含的有五个信号分别为： 数据（data,D）、时钟使能（Clock enable,CE）、时钟（Clock）、同步复位（synchronous reset，R）、数据输出（dataout,Q）。当输入的同步复位信号为高时，否决（override）所有输入，并在时钟的上升沿将输出Q为低信号。

在调试模式下，Xil_Assert系列宏会调用Xil_Assert来检查参数是否正常。如果不正常，缺省情况下，没有打印，会进入死循环。通过调用void Xil_AssertSetCallback(Xil_AssertCallback Routine)， 设置回调函数， 可以自己处理失败情况，比如增加打印。

本视频为大家详细介绍了 Vitis 加速库，讲解库的构成和分类，以及如何在 Vitis 开发环境及 Xilinx 硬件平台上分层应用最适合的 Vitis 加速库。我们还会以 Alveo U50 加速卡为例，选取 Vitis 加速库中的一个压缩算法 Zlib 为例，详细介绍算法的构成、性能，并实例展示如何在 U50 板卡上实现 Vitis Zlib 算法库。

由于Verilog/Vhdl没有计算exp指数函数的库函数，所以在开发过程中可利用cordic IP核做exp函数即e^x值；但前提要保证输入范围在（-pi/4—pi/4）。在cordic核中e^x = sinh + cosh所以在配置cordic时点选sinh and cosh即可 如下图

lspci 命令和 setpci 命令均为 Linux 发行版中原生可用的命令。这 2 条命令均可提供多级输出，适合在不同时间点用于查看 PCI 总线上训练的不同组件的功能和状态。其中大部分功能均可反映《PCI Express 基本规范》中所需的配置空间寄存器。

亲爱的开发者朋友，首先感谢您对首届赛灵思全球自适应计算挑战赛的信任与支持！为了帮助大家顺利完成提交，我们在这里再次为大家明确相关要求和提交指引。

增加一个AXIDMA章节，这部分内容是很多例程的基础，难度不大但是也不小，需要彻底理解整个运行机制。

在VCU TRD 2019.1的Linux里，使用devemem读写内存，得到错误“devmem: mmap: Operation not permitted”。

过去三十年间，基于服务器的计算历经多次飞跃式发展。上世纪 90 年代，业界从单插槽独立服务器发展到服务器集群。紧接着在千禧年，产业首次看到双插槽服务器，再后来，多核处理器也问世了。进入下一个十年，GPU 的用途远远超出了处理图形的范畴，我们见证了基于 FPGA 的加速器卡的兴起。

自动驾驶技术是汽车产业与高性能计算芯片、人工智能、物联网等新一代信息技术深度结合的产物，也是未来汽车行业发展的“大势所趋”。成立于 2018 年的宏景智驾便是这个赛道的探险者之一，其软硬一体自动驾驶计算平台是目前中国市场上少有支持高阶自动驾驶的通用型平台解决方案。

2020 年 12 月 8 日 – 9 日，由赛灵思举办的“Xilinx Adapt China：5G”虚拟研讨会上，业界专家从多种角度深度挖掘 5G 技术特点；详述 5G 部署的复杂性；同时对于 5G 的下一阶段构建和实现，提供最佳解决之道。

在上周举办的 2020 世界超算大会（SC20）上，赛灵思通过现场演示，展示了赛灵思 Alveo 加速器卡与 AMD ROCm™ 开放软件平台的集成。该技术预演基于 AMD 高性能计算技术领域的领先地位，特别运用了用户模式队列和共享虚拟存储器，在 Alveo 加速器上提供直接、低时延的工作分派。

本用户指南介绍了UltraScale架构的PCB设计和引脚规划资源。

更换PetaLinux工程的HDF/XSA文件后，PetaLinux工程编译出现FSBL do_configureh错误。使用命令“petalinux-build -x mrproper -f ”，彻底清除工程，再编译工程，不再有问题。

由于网络配置的复杂性，大多数安全和网络监视设备都会收到大量重复数据包。部署在 Alveo 加速卡上的 Accolade FPGA IP 将在所有重复的数据包到达主机应用程序之前快速有效地消除它们。利用此功能，可以回收大量浪费的 CPU 周期并将其用于更高价值的处理。

Vivado2017.2 中BRAM版本为 Block Memory Generator Specific Features 8.3。BRAM IP核包括有5种类型：Single-port RAM 单端口RAM，Simple Dual-port RAM 简单双端口RAM（A写数据B读数据）

冬天快要到了，细菌们到了卷土重来的季节，那么为了针对细菌的抗生素耐药性，我们该怎么快速地发现对应的药物呢？来自思克莱德大学的Ryan Greer在OpenHW2020中，利用了PYNQ上的支持向量机，通过使用分类算法，从来自抗生素生产菌的高光谱图像中快速识别细菌菌株的特性。

有的时候需要查找一些官网的例程进行学习和参考，但是总感觉无从下手，今天就教大家怎么利用官网和Vivado的Documention进行相关的操作。