使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the available cores insufficient”。

当您多次执行 RPU 的挂起／恢复时，它只在挂起／恢复的第一个周期起作用。在挂起／恢复的第二个周期，RPU 在第一次 IPI 调用时挂起。

在本篇博文中，我们将探讨如何在 Vitis™ 中使用 UIO 驱动框架创建简单的 Linux 用户应用。

赛灵思公司（Xilinx）推出Vitis——这是一款统一软件平台，可以让包括软件工程师和AI科学家在内的广大开发者都能受益于硬件灵活应变的优势。历经5年、投入总计1000人打造而成，Vitis统一软件平台无需用户深入掌握硬件专业知识，即可根据软件或算法代码自动适配和使用赛灵思硬件架构。

Ryamax®Smart NIC 支持的云加速解决方案旨在满足 Web 级云和网络需求。通过利用“开放标准、平台和软件定义“的方法，我们提供了从软件到硬件的白盒 Smart NIC 解决方案，以减轻 CPU 负荷并响应实时数据中心网络的服务请求。  

在 SC20 超级计算虚拟会议上，Xilinx 将进行一项技术演示，展示将 Xilinx Alveo 加速器卡集成到 AMD ROCm 运行时堆栈中。该技术预演基于 AMD 在高性能计算技术方面的领先地位，特别是利用用户模式排队和共享虚拟内存，可为 Alveo 加速器提供直接、低延迟的工作分配。

Vitis 定量金融 API (L3) 可在您的 C、C++ 或 Python 主机应用中直接调用，非常适合针对 Xilinx 能够为定量金融工作负载带来的性能优势快速进行原型设计和评估。使用这些预先构建的加速器，不需要预先具备硬件设计经验，也不需要学习曲线。

使用Xilinx VCU TRD 2020.1 Audio工程测试1080p yuv422 10bit编码，软件报告VCU能力不足，错误信息是“Codec error: Channel creation failed, processing power of the

在本演示中，我们将为您展示 Xilinx 自适应 RF IP 如何借助 Texas Instruments 射频收发器和 Skyworks SKY66318-21 28dBm PA 实现扩展以解决一些最具挑战性的 4G 和 5G 用例。

本文通过介绍基于FPGA 研发的超低延时行情系统,对FPGA 硬件设计与实现、延时性能等内容进行深入剖析，希望有助于交易团队、科技公司等相关方进一步探索FPGA的研究和应用，进而提升交易服务质量、改善投资环境。

本次公开课将详细介绍联邦学习，以及针对联邦学习中存在的诸如同态加密、密态运算等复杂计算力问题，结合 FPGA 高并行、高定制、低延迟等特性，分享在联邦学习中具体的 FPGA 加速方案和成果，使得计算性能和效率大幅提升。

赛灵思宣布推出全功能医疗 X 射线分型深度学习模型和参考设计套件，这是赛灵思与 Spline.AI 及亚马逊网络服务（AWS）强强携手共同取得的合作成果。这种高性能模型部署在赛灵思 Zynq® UltraScale+™ MPSoC ZCU104 器件之上，并采用了赛灵思深度学习处理器单元（DPU）。该 DPU 是一种软 IP 张量加速器，它的强大功能足以支持运行各种神经网络

赛灵思正式发布了 Alveo 加速卡之后，更是为金融行业量身定制了具有突破性的创新解决方案，从而满足客户和监管机构的需求。本次大咖直播间我们邀请到了赛灵思数据中心事业部及金融行业专家，共聚一堂与您共同探讨 FPGA 是如何助力金融科技的腾飞的。

由于疫情，您是否错过了通常会在诸如 SPS 之类的行业展会上获得的赛灵思在工业方面的最新资讯？为了能让大家及时保持更新，我们将举办一场线上研讨会，以保证客户可以在家中或办公室随时随地都能及时获取最新的行业资讯和赛灵思的更新。

我们生活在一个由模拟构成的世界中。不过，数字处理的出现，为我们体验这个世界并与之互动带来了全新的方式，包括卫星导航、自动驾驶汽车、增强现实，当然还有那永远都离不了身的手机。

SmartCamera + 是一个演示平台，用于使用 Xilinx Zynq UltraScale + ZU4EV MPSoC 演示 AI 驱动的智能相机。与 ON Semiconductor 合作开发的 SmartCamera+ 是一个 PoC 系统，它集成了 AR1335 4K 图像传感器，并支持面部检测和多种输出标准。

深度学习的突飞猛进，给GPU插上了腾飞的翅膀，英伟达和AMD的显卡成为人工智能的「硬通货」。但是GPU固有的一些缺陷，让它的大规模应用受到约束，更加抗造的FPGA有望成为AI新的「底层建筑」

在学习ZYNQ嵌入式开发的过程中，正点原子的教程是采用SDK，而我下载的vivado2020.1已经变成了vitis，所以写一这篇博客，方便后续查阅。

来自安富利的处理器专家赵红浪为大家介绍 Ultra96-V2 开发套件和基于Ultra96-V2的参考设计

在使用Linux外部源代码编译PetaLinux工程时，遇到错误“.kernel-meta/bsp_definition: Directory nonexistent”。执行“petalinux-build -x mrproper -f”清理PetaLinux工程，并且在Linux外部源代码目录执行“make mrproper”清理Linux外部源代码，再次编译PetaLinux工程，也遇到同样错误。