PowerAI Vision 使具有深度学习的计算机视觉更易为企业用户所用。现在，您可在 Xilinx® Alveo™ FPGA 上部署 POwerAI Vision 模型，并了解如何将 Vitis™ 库集成至面向 Vision AI 任务的整个工作流程中。
赛灵思和大陆集团今日宣布将通过 Zynq® UltraScale+™ MPSoC 平台支持大陆集团开发新款高级雷达传感器 (ARS) 540，联手打造汽车行业首款量产版 4D 成像传感器
赛灵思将通过 Zynq® UltraScale+™ MPSoC 平台支持大陆集团开发新款高级雷达传感器（ ARS ） 540，联手打造汽车行业首款量产版 4D 成像传感器。双方的合作将助力配备 ARS540 的新车型实现 SAE J3016™ L2 功能，为迈向 L5 自动驾驶系统铺平道路。
ZYNQ架构：双核ARM Cortex-A9 处理器：ARM Cortex-A9 是一个应用级的处理器，能运行完整的像Linux 这样的操作系统，传统的现场可编程门阵列（Field Programmable Gate Array，FPGA）逻辑部件：基于Xilinx 7 系列的FPGA 架构
Messaging Classification Appliance（消息分类工具）由 Xilinx 和 Supermicro 合作推出，是一种预封装的软件和硬件解决方案，可通过理解语义内容（消息的含义和意图）实时大规模地过滤、分类和路由消息流。
赛灵思为 FPGA 和 MPSoC 器件中所有受支持的 I/O 标准提供了 I/O 缓存信息规范 (I/O Buffer Information Specification, IBIS) 模型。本篇博文旨在提供有关如何为可编程逻辑 (PL) 和处理器系统 (PS) 多用途 I/O (MIO) 进行 IBIS 模型名称解码的指导信息。
FZ3是米尔与百度紧密合作推出的一款基于Xilinx Zynq Ultrascale CZU3EG芯片打造的深度学习计算卡，芯片内部集成了4核ARM A53处理器+GPU+FPGA的架构，具有多核心处理能力、FPGA可编程能能力以及视频流硬件解码能力等特点
移动互联网时代，每时每刻都在产生大量的图像和视频内容，内容提供商面临的主要问题是如何实现对内容的有效过滤，避免不允许的内容被公开。睿视演示了一种基于AI+FPGA的图像过滤方法，使用Xilinx Alveo加速器卡对特定图片/视频内容进行有效实时过滤。
几个常用的 AXI 接口 IP 的功能（上面已经提到）：
AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HP<---->AXI-Stream 的转换
AXI-FIFO-MM2S：实现从 PS 内存到 PL 通用传输通道 AXI-GP<----->AXI-Stream 的转换
Versal ACAP 是一种高度集成的多核异构计算平台，可在软硬件两个层面随时进行更改，从而动态地适应数据中心、汽车、5G 无线、有线等市场的广泛应用与工作负载。方便软件开发者、数据科学家和硬件开发者等都能轻松进行编程。
本应用说明提供了一个包含控制逻辑的模块，用于将SMPTE UHD-SDI与UltraScale™ GTH收发器耦合，形成一个完整的UHD-SDI接口。本应用说明还提供了一个在Xilinx UltraScale FPGA KCU105评估板上运行的SDI设计示例。
在ZYNQ的体系结构中定时器太丰富了，而大量的教程中基本就只玩了私有定时器，可以中断就OK了。其实在ZYNQ中定时器资源很丰富，每个CPU有自己的私有定时器和看门狗，有一个所有CPU共享的全局定时器和看门狗，两个三路定时器还有AXI_TIMER的IP可用，不过好像很少有博客把这些测试完。
在ZYNQ中，支持AXI-Lite，AXI4和AXI-Stream三种总线，但PS与PL之间的接口却只支持前两种，AXI-Stream只能在PL中实现，不能直接和PS相连，必须通过AXI-Lite或AXI4转接。PS与PL之间的物理接口有9个，包括4个AXI-GP接口和4个AXI-HP接口、1个AXI-ACP接口
这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
本设计使用Ultra96开发板，使用InceptionV3网络，以及Vitis-AI的量化编译工具链，制作了一个五花分类装置。利用Xilinx的DPU（Deep learning Processing Unit）IP，Vitis-AI工具链，快速的在FPGA上部署深度学习网络。
V-Nova LCEVC 是一项独特的视频编码技术，可显著提高任何标准编码器的质量和吞吐量。与 Xilinx FPGA 结合使用时，PERSEUS 可提供市场上密度最高的编码解决方案
安富利日前推出了96Boards ON Semiconductor双摄像头夹层卡开发和原型创建平台。该平台适用于与双摄像头模块搭配使用的AP1302图像处理器，能够帮助设计和系统工程师利用行业标准技术创建经济、高效的嵌入式视觉应用。
有工程师反映，在编译PetaLinux工程时，出现大量Taskhash mismatch错误。工程还没有编译完成，检查build.log，已经出现超过200个的Taskhash mismatch错误
观看 Xilinx 技术的现场演示，了解如何使用四个绑定的 100 GbE 接口在 Flex 以太网 (FlexE) 网络上桥接两个 400 千兆位以太网 (400GbE) 网络。
