跳转到主要内容
100小时从零开始:用摄像头认识世界

本期,小编为大家带来暑期学校优秀项目的图像处理合集。这些项目均利用了摄像头,获取图像后进行识别。

AXI总线详解

本来是在写PCIe,怎么突然又出现AXI了?不要急,先看下PCIe涉及到的知识点(初版),其中AXI协议也是PCIe知识体量中的一部分,所以先花一部分篇幅把AXI知识总结一下,具体如下:

是否采用 Versal?这是个问题……

在我与客户交流时,常被问到这个问题。也许措辞并非完全如此,但大致是下面这样:“为什么我要升级到 Versal™ ACAP?现在是时候这样做了吗?”这是一个很好的问题,而且答案也很简单,那就是——“具体情况具体分析”。

运用可扩展的智能异构计算将 5G 潜力发挥到极致

在 5G 商业化方兴未艾之际,对于 5G 能给我们这个日益互联的世界带来哪些影响,人们充满憧憬。事实上,随着 5G 技术得到更广泛的部署,今后十年我们预计将看到消费者、企业和经济的面貌被 5G 功能重塑一新。

最后15块 Ultra96-V2 免费名额

赛灵思自适应挑战赛个人赛福利已经接近尾声,为了让已参赛者和跃跃欲试者能发挥出更好的比赛水平,我们特面向参赛选手录制了针对三个不同项目的赛前指导与培训。(小编悄悄地说,没有报名的人也可以收看哈,说不定看完之后您也就想参赛了,毕竟,这不还有15个免费 Ultra96-V2 的免费福利嘛~~)

一站式工业、视觉与医疗资源库

一站式赛灵思工业、视觉与医疗资源库建设完成,我们将涉及工业、视觉与医疗应用领域的相关技术文档、视频资源汇集整理奉献给广大同行业者

Zynq UltraScale+ MPSoC/RFSoC 设计咨询:在 2019.1 版 XilSecure 中,当数据小于 104 字节时,不支持 SHA3 散列计算

在 2019.1 版本中,在以下情况下,当数据小于 104 字节时,XilSecure 不支持 SHA3 散列计算:
输入数据处于非字对齐状态
输入数据来自非字对齐地址。

【视频】5G CU 加速

该视频演示了使用基于 Xilinx FPGA 的网络加速卡在虚拟基站中进行 CU 处理的优势。

使用SPI闪存与7系列FPGA的应用说明

本应用说明介绍了选择串行外设接口(SPI)闪存作为Xilinx 7系列FPGA的配置存储器存储的优势以及实现该解决方案的细节。

Hyperon — 大数据应用的硬件加速解决方案

Grovf 现在提供其卸载引擎 Hyperon,它是一组在 FPGA 芯片上实现的基本编程算法,与简单易用的主机驱动程序集成。Hyperon 提供算法的加速版本,例如:正则表达式(RegEx,几乎完全支持)、文本相似性匹配、搜索、排序、线性代数(矩阵转置、点积、范数平方、矩阵相乘)以及无损数据压缩等

软件定义汽车,Xilinx 携手风河研讨实时操作系统赋能自动驾驶

8 月 27 日,10:00 - 11:00,赛灵思将携手风河,就软件在自动驾驶领域所扮演的重要角色以及实现方法进行深入探讨。话题包括:车载 RTOS 系统、Hypervisor 虚拟化、分布式开发框架、赛灵思汽车级产品方案等,诚邀您参与本次研讨会

【视频】gNB-DU L1 硬件加速和 FH 卸载

在此演示视频中,我们将介绍 O-RAN gNB-DU L1 硬件加速和前传卸载。

100小时,从零开始用HLS搭建SSD目标检测系统

上期推送为大家带来了A班的优秀作品合集。本期,小编为大家带来了B班优秀作品的基于PYNQ的SSD目标检测系统项目。B班的作品相较于A班更有挑战性,内容也更丰富一些。本篇推送主要介绍设计概述,如果有想要亲自尝试本系统的同学,请复制下方Github链接前往GitHub,即可看到本项目的开源代码哦!

手把手教你用Python实现Vivado和ModelSim仿真自动化

芯片设计从RTL代码一直到最后流片的GDSII文件,都是文本文件,因此,掌握文本分析处理语言是集成电路设计的一项重要的基本功。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本,已经在实际项目中经过较长时间的检验,今天开源出来,供大家学习,欢迎留言交流心得体会和改进建议

ZYNQ7000系列MIO/EMIO/AXI_GPIO接口

PS 和外部接口之间的通信主要是通过复用的输入 / 输出( Multiplexed Input/Output,MIO)实现的,它提供了可以做灵活配置的 54 个引脚,这表明外部设备和引脚之间的映射是可以按需定义的。这样的连接也可以通过扩展 MIO (ExtendedMIO,EMIO)来实现

开发者分享 | Vitis AI - 如何利用张量提升内存使用效率

在数据处理中,对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤,都会创建新副本。随着程序的增大,占用的内存也会增大,我几乎从未考虑过这个问题,直到遇到了“内存不足”错误。

Xilinx 5G 简介

跟随 Liam Madden,了解如何使用 Xilinx 技术来部署 5G。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6182179953001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

【实用篇】FPGA工程师所需掌握的基本能力

想成为一名FPGA工程师,对FPGA的结构是必须要掌握的。FPGA芯片主要是:可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块这六部分组成。

叮咚!赛灵思挑战赛最新进展播报(夹带福利)

截至8月14日,Xilinx 自适应计算挑战赛硬件平台的免费租借申请已经结束了。迄今已有近千名来自全球各地的开发者踊跃报名参赛。请注意,挑战赛依旧可以报名,但官方硬件租借流程已结束,参赛开发者及企业需要用自有的硬件完成项目方案。

Xilinx 助力斯巴鲁实现新一代 EyeSight 系统

赛灵思今天宣布,赛灵思技术正用于支持最新版斯巴鲁视觉型高级驾驶辅助系统(ADAS)EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统,将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性,将一流的安全技术交付至消费者手中。