UBoot作为boot loader，默认留给malloc分配的内存的大小有限。这个大小由宏TOTAL_MALLOC_LEN定义。它在include\Common.h文件里，从宏CONFIG_SYS_MALLOC_LEN派生出来
AXI4协议基于猝发式传输机制。在地址通道上，每个交易有地址和控制信息，这些信息描述了需要传输的数据性质。主从设备间的数据传输有两种情况，一种是主设备经过写通道向从设备写数据（简称写交易），另一种是主设备经过读通道从从设备那里读取数据（简称读交易）
为了让大家更好的了解Vitis™ / Vitis™ AI统一软件平台和如何使用Vitis™ / Vitis™ AI进行此次比赛设计。本次加速教程邀请到 Adam Taylor 一起了解如何使用Vitis™ 和Vitis™AI 启动设计
AI 无处不在、随时在线和以数据为中心的时代，正催升对更高带宽的需求，而这已经超出了当今技术和产品尺寸的能力范畴，世界需要一种当前 CPU 和 GPU 技术所无法企及的更高效、更普及、普适的计算，自适应计算应运而生。
地震层析成像技术广泛用于油气勘探。全波形反演已经适用于今天的大型地震数据集。3D 反演仍然是一项重大的计算挑战，大型异构高性能计算 (HPC) 系统的出现带来了将全波形反演转化为一种广泛使用的常规方法的可能。DeePoly 利用 Xilinx Alveo 卡加速 FWI 算法，与 GPU 解决方案相比提高了 50%。
Hot Chips，全球高性能芯片领域最负盛名的业界盛会！虽受疫情影响，本届 Hot Chips 会议报告质量依然非常之高，涵盖范围也非常之广。在 Tutorial 部分，有来自于 Google TPU 团队、Cerebras、百度的机器学习训练专题，也有来自于 Google、IBM 等的量子计算专题。本文将主要讨论和机器学习相关部分的产品与趋势。
9月10日 19:30，赛灵思数据中心业务拓展经理梁晓明，以及专注于视频数据应用创新的科技公司 Aupera （傲睿智存科技 ）CTO 周正宁，将联手揭秘 Xilinx Alveo U30 的价值与优势，共同分析视频转码的难点与瓶颈，并结合实例详细解析如何通过视频转码与 AI 的深度融合，满足视频服务市场日益增长的性能及多元化服务需求
结合机器学习和深度学习实现的 CTR 预估模型，相较于传统机器学习，模型评估指标大幅度提升。通过 FPGA 实现模型的推断过程，大幅度提高吞吐量，降低时延，对互联网公司大规模部署推荐系统节省更多成本。适用于广告 CTR 预估、推荐系统、新零售等场景。 相较于 96vCPU 服务器，雪湖的 FPGA 加速器把吞吐量提高了 2.4 倍，时延降低了 5.7 倍
建议的上电顺序为VCCPINT，然后是VCCPAUX和VCCPLL，然后PS VCCO提供（VCCO_MIO0，VCCO_MIO1和VCCO_DDR）以实现最小电流消耗并确保I / O上电时为3态。在上电序列中，要求将PS_POR_B输入置为GND。直到VCCPINT，VCCPAUX和VCCO_MIO0达到最低操作级别，才能确保PS eFUSE完整性
本次网络研讨会描述了两个使用 Zynq UltraScale + RFSoC 进行无线通信的设计示例。 首先，让我们回顾一下针对大规模 MIMO（64x64），100MHz LTE（ORAN 7.2 split）的设计，并解释其实现和选型性能数据。
客户收到新买的ZCU106，运行Xilinx的linux正常。使用的Xilinx SDK 2018.3调试自己创建的helloworld时却出现异常，程序跑飞。在Vitis 2020.1下创建的helloworld后，使用psu_init初始化，也出现程序跑飞的情况。
Xilinx 和 Hewlett Packard Enterprise（HPE）建立了最终用户解决方案，该解决方案使用 HPE ProLiant DL385 Gen10 Plus 服务器和第二代 AMD EPYC 处理器实现革命性的性能。
日常拍照时，我们有时会遇到拍出来的照片失焦的情况。如果拍下的瞬间比较难得，这样的情况就更加可惜了。但是，利用FPGA进行编程，这些照片可能还能”拯救一下“！今天，小编为大家带来暑期学校优秀项目之失焦图像去模糊系统的分享。
上面介绍了AMBA总线中的两种，下面看下我们的主角—AXI，在ZYNQ中有支持三种AXI总线，拥有三种AXI接口，当然用的都是AXI协议。其中三种AXI总线分别为：
Xilinx VCU129评估套件设计用于Virtex UltraScale+™ XCVU29P-L2FSGA2577EES9818 FPGA，能够评估和开发56G PAM4应用。该评估套件设有多个常见的高速互连、板载存储器以及PCIe Gen 3接口。
Xilinx Zynq® UltraScale+™ MPSoC 技术助力斯巴鲁基于视觉的高级驾驶辅助系统（ADAS）新一代 EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统，将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性，将一流的安全技术交付至消费者手中。
Rapanda 提供了在 FPGA 上运行的内联端到端流管道。Rapanda 为即将到来的 Event Tsunami 提供大数据流处理和机器学习的加速。
由于高能粒子的撞击，器件的存储单元内容有可能受到干扰，甚至出现翻转。这种单个存储单元的翻转现象（原有内容为0的变成1；或者原有为1的变成了0）就称为SEU （Single Event Upset）。下面我们就基于KCU116开发板，介绍一下如何在设计中加入一个最基本功能的SEM IP，从而开启芯片的SEU检测功能。
