作为业界公认的人工智能风向标，Gartner每年发布的AI技术成熟度曲线一直备受关注。该曲线可以为CIO、AI领导者以及数据和分析领导者提供AI新兴技术蓝图及行动参考。近日，Gartner 2020AI技术成熟度曲线出炉，并提出AI领域两大主导趋势

本期小编继续为大家带来暑期学校优秀作品分享之加密算法相关项目！对计算机安全或者密码学感兴趣的同学千万不要错过哟！

在基于IP复用的SoC设计中，片上总线设计是最关键的问题。为此，业界出现了很多片上总线标准。其中，由ARM公司推出的AMBA片上总线受到了广大IP开发商和SoC系统集成者的青睐，已成为一种流行的工业标准片上结构。AMBA规范主要包括了AHB(Advanced High performance Bus)系统总线和APB(Advanced Peripheral Bus)外围总线。

本文描述了用于实现赛灵思 FPGA 器件资源的有效利用以及在 Vivado® Design Suite 中加速设计实现和时序收敛的推荐设计方法论。提供推荐方法背后的原理，以支持用户制定出明智的设计决策。

8月27日，我们与风河公司共同举办的“软件定义汽车（SDV）：实时操作系统赋能自动驾驶”研讨会受到了大家的广泛关注。会上有观众提出了许多极具建设性的问题，小编在这里贴心地为大家总结了会上的提问，并给予了专业答复

8月20日，斯巴鲁全新一代 LEVORG 在日本正式开启预订。新车配有最新一代的 EyeSight 主动安全系统套装，车身遍布的360°全景摄像机，配合赛灵思 SoC（System on Chip，片上系统）的强大运算能力，可让车辆实现大范围的碰撞预防能力，新系统与高清地图配合，车辆还能够在临近弯道时协助驾驶者提前进行减速，特定条件下还可实现双手脱离方向盘的辅助自动驾驶。

本文提供了在Zynq® UltraScale+™器件中对BBRAM和eFUSEs进行自我编程的方法。

了解嵌入式软件（如 Linux、Xen Hypervisor 和免费实时操作系统）与构建工具（如 Yocto 和 PetaLinux）在 2020.1 发布周期中的新特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。

1. 作者

付汉杰 hankf@xilinx.com

2. 测试环境

ZCU106 Rev 1.0
Vivado 2020.1
PetaLinux 2020.1
VCU TRD 2020.1

3. Mixer的硬件设置

将VCU TRD 2020.1 的Vivado工程中的Mixer的Layer 8按如下修改。

Video format修改为BGRA8
勾选 Enable Global Alpha
编译整个工程, 得到bit文件，导出含有bit的xsa文件。

4. PetaLinux 工程

对 Vivado 和它的前一代设计套件，ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验 （但是不具有 Vivado 下经验）的人能够更快的适应新工具的各个特性。详细信息见下表。

在本次网络研讨会上，您将了解 Vitis 环境，以及该环境如何在 Xilinx 平台上实现嵌入式软件和加速应用开发。

<strong>描述</strong>
在《Virtex UltraScale+ FPGA 数据手册》(DS923) 中，XCVU27P-3E 器件和 XCVU29P-3E 器件的最低量产软件和速度规格已从 Vivado 工具 2019.2 v1.28 更新至 Vivado 工具 2020.1.1 v1.30。

XCVU27P-3E 器件和 XCVU29P-3E 器件的速度文件参数以及速度/温度等级在 2020.1.1 版中已更新，包括已纠正了集成块接口建立时间和保持时间参数。

受此影响的主要集成块包括：PCIe、Interlaken 和 100G Ethernet MAC。

速度文件更新中，部分参数要求已放宽，部分参数要求则进一步收紧。

在上一期100小时从零开始：用摄像头认识世界中，暑期学校A班的同学思维巧妙，让摄像头得到了活用。本期小编继续为大家带来使用了摄像头的暑期学校B班优秀作品分享之双目视觉重建系统。让我们一起来看看吧！

总线、接口和协议，这三个词常常被联系在一起，但是我们心里要明白他们的区别。总线是一组传输通道，是各种逻辑器件构成的传输数据的通道，一般由由数据线、地址线、控制线等构成。接口是一种连接标准，又常常被称之为物理接口。

众所周知，实施一个完整的AI应用需要经历训练和推理两个过程。所谓“训练”，就是我们要将大量的数据代入到神经网络模型中运算并反复迭代，“教会”算法模型如何正确的工作

在《Zynq UltraScale+ MPSoC 数据手册》(DS925) 中，XAZU7EV-1Q 器件与 XAZU11EG-1Q 器件的最低量产软件和速度规格已从 Vivado 工具 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。

在市场需求和产业趋势的推动下，米尔科技携手百度，推出系列高性能及高性价比EdgeBoard 边缘AI计算卡/计算盒，助力AI项目落地。可灵活适配海量的且不断迭代的AI模型，并提供强大的运行算力。

DCT经常用来对信号进行有损数据压缩，这是由于DCT具有很强的能量集中性，大部分自然信号的能量主要集中在DCT变换后的低频部分，具体的DCT公式这里就不多推导了。二维DCT变换是在一维DCT变换的基础上，再进行一次DCT变换，二维DCT变换方法主要由三个步骤组成（信号矩阵8*8）

Versal 自适应计算加速平台 (ACAP) 是基于 TSMC 7nm FinFET 工艺技术构建的最新一代赛灵思器件。它利用高带宽片上网络 (NoC) 将代表处理器系统 (PS) 的标量引擎、代表可编程逻辑 (PL) 的自适应引擎与智能引擎有机结合在一起。本文将着重介绍智能引擎中所包含的 AI 引擎。

正则表达式是特殊编码的文本字符串，用作匹配字符串集的模式。GRegeX 是一个在 FPGA 芯片上实现标准正则表达式算法的实现方案，可使用单个 IP 核实现 12.8 Gb/s 的吞吐量。