今天，我们要介绍的是A班作品中的仪器仪表相关作品。这类作品所使用的平台既有与游戏类作品相同的SEA-S7平台，也有EGO1平台与ZyBo的平台。接下来，就让我们一起看看暑期学校的同学们的精彩项目吧！

此参考设计采用 TPS53681 多相控制器和CSD95490Q5MC 智能功率级，可实现为 Xilinx Virtex Ultrascale+ FPGA 的 0.85V、200A VCCINT 轨供电的高性能设计。该控制器的次级输出可用于为FPGA 的辅助轨供电。智能功率级和集成 PMBus便于轻松设置输出电压和遥测关键设计参数

本演示将展示在 Ubuntu 操作系统上为 Alveo U200 加速卡安装部署软件的程序。部署软件的安装需要 Xilinx® 运行时 (XRT) 的软件包以及使用 DEB 安装包的部署 shell。

Python 是一种代表简单思想的语言，其语法相对简单，很容易上手。不过，如果就此小视 Python 语法的精妙和深邃，那就大错特错了。本文精心筛选了最能展现 Python 语法之精妙的十个知识点，并附上详细的实例代码

Memcached 是一款高性能内存对象高速缓存系统，由 Facebook、Flicker、Wikipedia 和其它大流量网站使用。Memcached 作为 Web 服务器和数据库之间的高速缓存层，可缩短服务器的响应时间。 FPGA 计算实例现在部署在数据中心，以加速以网络为导向的工作负载。

赛灵思 Virtex® UltraScale+™ FPGA 支持 -3、-2 和 -1 速度等级，其中 -3E 器件性能最高。-2LE 器件可以 0.85V 或 0.72V 的 V_CCINT 电压工作，并提供更低的最大静态功耗。使用以 V_CCINT = 0.85V 工作的 -2LE 器件时，L 器件的速度规格与 -2I 速度等级相同。

在本次网络研讨会上，您将了解 Xilinx 的 Alveo PCIe 加速卡如何在安全的本地设置下，支持数据收集、聚合、处理、建模以及人工智能指导的决策制定。您将通过卸载、加速以及直接从网络收集工厂数据，了解为什么投资 Alveo 会为您带来一种可在整个工厂车间和云端产生系统级优势的精确途径

首先，我们要知道的是，Hold Time违例，是因为时钟绕的太远，到达时间太晚。而且综合之后给出的时序报告都是估计值，因此综合之后可以不考虑Hold Time，只考虑Setup Time；即便此时Hold Time违例，我们也不需要去理会

EDF文件可以直接导入Vivado，而无需Verilog源文件。

好处：

（1） 避免沙雕队友修改源代码，则可以直接提交EDF网表文件。

（2） 避免用户剽窃劳动成果,保护自己的知识产权。

（3） 对于无需更改的设计复用，直接用EDF网表会贼方便。

此参考设计是一款可配置电源解决方案，用于在各种用例中对整个 Xilinx® Zynq® UltraScale+ (ZU+) 系列MPSoC 器件进行处理。TPS65086x PMIC 拥有各种版本，因而此设计能够为从具有双核 Arm® Cortex®-A53应用处理器和双核 Arm Cortex-R5 实时处理器的基本ZU2CG 器件到更高端的 ZU7EV、ZU19EG 和ZU21DR 器件供电

MAU 加速器可实现确定性的低尾时延和高吞吐量，无需在二者之间做权衡。这不仅有助于在给定的时延内使用更高质量的模型，而且还可显著节省基础架构成本并大幅降低能耗。 MAU 加速器运行在 Alveo U250 上，支持基于 ONNX 的行业标准开发流程

本文整理自Xilinx公开课：Vivado时序收敛技术。有些知识在公开课中讲的并不是很细，因此我又对其进行了整理，分为了几篇文章。

本文设计了基于深度学习的人脸口罩佩戴识别系统。该方法在利用自主设计的图像识别网络以及Xilinx最新的vitis-ai技术快速开发出符合要求的系统。利用近1万个公开数据，并采用数据增强等方法，在训练后得到95%的识别准确率

该视频演示了 Xilinx IP 的平均功耗降低和数字预失真功能。

本次暑期学校，有许多优秀作品都与游戏有关。接下来，就让我们一起来看看这些有趣的“小游戏”吧！所有项目均已开源，github链接已经附上。只要根据要求设置环境，你也可以尝试这些游戏！感兴趣的读者们一定要试试哟！

CCF ACA 2020大会8月14日上午主论坛中，Xilinx Fellow，Kees Vissers将为大家带来赛灵思ACAP架构分享。 ACAP 是赛灵思推出的高度集成的多核异构计算平台，能根据各种应用与工作负载的需求从硬件层对其进行灵活修改。

在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应

此调试过程亦适用于10G, 25G, 40G, 50G, 100G以太网IP核，每个IP可能会有些细节上的不同，但整个自协商和LinkTraining过程是类似的，可以作为参考。如果是40G/50G, 100G以太网，选的是多通道的IP，务必保证两端的通道0是正确对接上的，因为在做自协商的时候，以太网只使用通道0，其它通道需在自协商完成后再加入工作。

每次创建vivado工程时都会生成大量的文件，这样一方面导致占用的磁盘空间很大，另一方面也不利于vivado工程的copy和github上传等操作。这里教大家一个简单又实用的方法，将工程保存成xxx.tcl，只保留ip ，verilog/vhdl和xdc等必要文件即可。

FPAG在摄像头和激光雷达领域应用广泛。所以FPGA的前景是十分可观的。本文可以帮助大家大概了解FPGA工程师的面试时的热门问题，让大家在面试的时候能提前有所准备，找到理想的工作。