跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
【视频】5G CU 加速

该视频演示了使用基于 Xilinx FPGA 的网络加速卡在虚拟基站中进行 CU 处理的优势。

使用SPI闪存与7系列FPGA的应用说明

本应用说明介绍了选择串行外设接口(SPI)闪存作为Xilinx 7系列FPGA的配置存储器存储的优势以及实现该解决方案的细节。

Hyperon — 大数据应用的硬件加速解决方案

Grovf 现在提供其卸载引擎 Hyperon,它是一组在 FPGA 芯片上实现的基本编程算法,与简单易用的主机驱动程序集成。Hyperon 提供算法的加速版本,例如:正则表达式(RegEx,几乎完全支持)、文本相似性匹配、搜索、排序、线性代数(矩阵转置、点积、范数平方、矩阵相乘)以及无损数据压缩等

【视频】gNB-DU L1 硬件加速和 FH 卸载

在此演示视频中,我们将介绍 O-RAN gNB-DU L1 硬件加速和前传卸载。

100小时,从零开始用HLS搭建SSD目标检测系统

上期推送为大家带来了A班的优秀作品合集。本期,小编为大家带来了B班优秀作品的基于PYNQ的SSD目标检测系统项目。B班的作品相较于A班更有挑战性,内容也更丰富一些。本篇推送主要介绍设计概述,如果有想要亲自尝试本系统的同学,请复制下方Github链接前往GitHub,即可看到本项目的开源代码哦!

手把手教你用Python实现Vivado和ModelSim仿真自动化

芯片设计从RTL代码一直到最后流片的GDSII文件,都是文本文件,因此,掌握文本分析处理语言是集成电路设计的一项重要的基本功。本文是孙义雯同学采用Python语言实现的Vivado和Modelsim联合仿真的自动化脚本,已经在实际项目中经过较长时间的检验,今天开源出来,供大家学习,欢迎留言交流心得体会和改进建议

ZYNQ7000系列MIO/EMIO/AXI_GPIO接口

PS 和外部接口之间的通信主要是通过复用的输入 / 输出( Multiplexed Input/Output,MIO)实现的,它提供了可以做灵活配置的 54 个引脚,这表明外部设备和引脚之间的映射是可以按需定义的。这样的连接也可以通过扩展 MIO (ExtendedMIO,EMIO)来实现

开发者分享 | Vitis AI - 如何利用张量提升内存使用效率

在数据处理中,对原始数据进行重塑或重新排序并创建多个副本是很常见的行为。无论执行任何新步骤,都会创建新副本。随着程序的增大,占用的内存也会增大,我几乎从未考虑过这个问题,直到遇到了“内存不足”错误。

Xilinx 5G 简介

跟随 Liam Madden,了解如何使用 Xilinx 技术来部署 5G。
<iframe src='//players.brightcove.net/17209957001/SywTPUVC_default/index.html?videoId=6182179953001' allowfullscreen frameborder=0 width="600" height="400"></iframe>

【实用篇】FPGA工程师所需掌握的基本能力

想成为一名FPGA工程师,对FPGA的结构是必须要掌握的。FPGA芯片主要是:可编程I/O单元、基本可编程逻辑单元、完整的时钟管理、嵌入块式RAM、丰富的布线资源、内嵌的底层功能单元和内嵌专用硬件模块这六部分组成。

软件定义汽车,Xilinx 携手风河研讨实时操作系统赋能自动驾驶

8 月 27 日,10:00 - 11:00,赛灵思将携手风河,就软件在自动驾驶领域所扮演的重要角色以及实现方法进行深入探讨。话题包括:车载 RTOS 系统、Hypervisor 虚拟化、分布式开发框架、赛灵思汽车级产品方案等,诚邀您参与本次研讨会

实现“三重视觉” — 面向安全驾驶的激光雷达技术

随着自动紧急制动( AEB )和驾驶员监测系统等高级驾驶员辅助系统( ADAS )功能的推出,汽车正变得越来越安全。得益于上述各项功能的日臻完善,自动驾驶也变得更加可靠与值得期待。例如,在发展之初,AEB 只能观察到前方的汽车。但是现在,它已经可以检测到行人、穿梭的车流、骑行者以及道路上的其他物体。

Xilinx 助力斯巴鲁实现新一代 EyeSight 系统

赛灵思今天宣布,赛灵思技术正用于支持最新版斯巴鲁视觉型高级驾驶辅助系统(ADAS)EyeSight。集成在全新斯巴鲁 Levorg 车型的新版 EyeSight 系统,将为其提供包括自适应巡航控制、行车道保持辅助和预碰撞制动等先进特性,将一流的安全技术交付至消费者手中。

100小时从零开始:造一台仪器连接物理和数字世界

今天,我们要介绍的是A班作品中的仪器仪表相关作品。这类作品所使用的平台既有与游戏类作品相同的SEA-S7平台,也有EGO1平台与ZyBo的平台。接下来,就让我们一起看看暑期学校的同学们的精彩项目吧!

叮咚!赛灵思挑战赛最新进展播报(夹带福利)

截至8月14日,Xilinx 自适应计算挑战赛硬件平台的免费租借申请已经结束了。迄今已有近千名来自全球各地的开发者踊跃报名参赛。请注意,挑战赛依旧可以报名,但官方硬件租借流程已结束,参赛开发者及企业需要用自有的硬件完成项目方案。

【视频】为 SDAccel 配置 Alveo U200 加速卡

本演示将展示在 Ubuntu 操作系统上为 Alveo U200 加速卡安装部署软件的程序。部署软件的安装需要 Xilinx® 运行时 (XRT) 的软件包以及使用 DEB 安装包的部署 shell。

适用于 Xilinx Ultrascale+ FPGA 的 PMBus 稳压器参考设计

此参考设计采用 TPS53681 多相控制器和CSD95490Q5MC 智能功率级,可实现为 Xilinx Virtex Ultrascale+ FPGA 的 0.85V、200A VCCINT 轨供电的高性能设计。该控制器的次级输出可用于为FPGA 的辅助轨供电。智能功率级和集成 PMBus便于轻松设置输出电压和遥测关键设计参数

【干货】Python 十大装 B 语法

Python 是一种代表简单思想的语言,其语法相对简单,很容易上手。不过,如果就此小视 Python 语法的精妙和深邃,那就大错特错了。本文精心筛选了最能展现 Python 语法之精妙的十个知识点,并附上详细的实例代码

Memcached 数据库服务器解决方案

Memcached 是一款高性能内存对象高速缓存系统,由 Facebook、Flicker、Wikipedia 和其它大流量网站使用。Memcached 作为 Web 服务器和数据库之间的高速缓存层,可缩短服务器的响应时间。 FPGA 计算实例现在部署在数据中心,以加速以网络为导向的工作负载。

Virtex UltraScale+ FPGA 数据手册:DC 和 AC 开关特性

赛灵思 Virtex® UltraScale+™ FPGA 支持 -3、-2 和 -1 速度等级,其中 -3E 器件性能最高。-2LE 器件可以 0.85V 或 0.72V 的 V<sub>CCINT</sub> 电压工作,并提供更低的最大静态功耗。使用以 V<sub>CCINT</sub> = 0.85V 工作的 -2LE 器件时,L 器件的速度规格与 -2I 速度等级相同。