跳转到主要内容
瑞苏盈科专栏
我与瑞苏盈科板卡的开发故事
赛灵思嵌入式软件工具 2020.1 中的新功能

了解嵌入式软件(如 Linux、Xen Hypervisor 和免费实时操作系统)与构建工具(如 Yocto 和 PetaLinux)在 2020.1 发布周期中的新特性。 该视频将详细介绍在该发布周期中所有的新增功能与修改内容。

【干货分享】在VCUTRD 2020.1 里设置HDMI-TX显示QT界面

1. 作者

付汉杰 hankf@xilinx.com

2. 测试环境

ZCU106 Rev 1.0
Vivado 2020.1
PetaLinux 2020.1
VCU TRD 2020.1

3. Mixer的硬件设置

将VCU TRD 2020.1 的Vivado工程中的Mixer的Layer 8按如下修改。

Video format修改为BGRA8
勾选 Enable Global Alpha
编译整个工程, 得到bit文件,导出含有bit的xsa文件。

4. PetaLinux 工程

从多图对比看Vivado与ISE开发流程的差异

对 Vivado 和它的前一代设计套件,ISE 做一个组件功能上的平行比较和总结是很有用的。其目的是让那些具有在 ISE 下工作经验 (但是不具有 Vivado 下经验)的人能够更快的适应新工具的各个特性。详细信息见下表。

【视频】Vitis 为您的应用注入新的活力

在本次网络研讨会上,您将了解 Vitis 环境,以及该环境如何在 Xilinx 平台上实现嵌入式软件和加速应用开发。

面向 XCVU27P-3E 器件和 XCVU29P-3E 器件的 Vivado 2020.1.1 量产速度文件更新

<strong>描述</strong>
在《Virtex UltraScale+ FPGA 数据手册》(DS923) 中,XCVU27P-3E 器件和 XCVU29P-3E 器件的最低量产软件和速度规格已从 Vivado 工具 2019.2 v1.28 更新至 Vivado 工具 2020.1.1 v1.30。

XCVU27P-3E 器件和 XCVU29P-3E 器件的速度文件参数以及速度/温度等级在 2020.1.1 版中已更新,包括已纠正了集成块接口建立时间和保持时间参数。

受此影响的主要集成块包括:PCIe、Interlaken 和 100G Ethernet MAC。

速度文件更新中,部分参数要求已放宽,部分参数要求则进一步收紧。

100小时从零开始:双目视觉重建系统

在上一期100小时从零开始:用摄像头认识世界中,暑期学校A班的同学思维巧妙,让摄像头得到了活用。本期小编继续为大家带来使用了摄像头的暑期学校B班优秀作品分享之双目视觉重建系统。让我们一起来看看吧!

AXI总线详解-总线、接口以及协议

总线、接口和协议,这三个词常常被联系在一起,但是我们心里要明白他们的区别。总线是一组传输通道,是各种逻辑器件构成的传输数据的通道,一般由由数据线、地址线、控制线等构成。接口是一种连接标准,又常常被称之为物理接口。

无缝替代GPU,让FPGA加速你的AI推理!

众所周知,实施一个完整的AI应用需要经历训练和推理两个过程。所谓“训练”,就是我们要将大量的数据代入到神经网络模型中运算并反复迭代,“教会”算法模型如何正确的工作

面向 XAZU7EV-1Q 器件和 XAZU11EG-1Q 器件的 Vivado 2020.1.1 量产速度文件更新

在《Zynq UltraScale+ MPSoC 数据手册》(DS925) 中,XAZU7EV-1Q 器件与 XAZU11EG-1Q 器件的最低量产软件和速度规格已从 Vivado 工具 2019.1.1 v1.26 更新至 Vivado 工具 2020.1.1 v1.30。

助力边缘智能场景,米尔携手百度推出EdgeBoard FZ5 边缘AI 计算盒及计算卡

在市场需求和产业趋势的推动下,米尔科技携手百度,推出系列高性能及高性价比EdgeBoard 边缘AI计算卡/计算盒,助力AI项目落地。可灵活适配海量的且不断迭代的AI模型,并提供强大的运行算力。

Vivado HLS实现离散余弦变换(DCT)

DCT经常用来对信号进行有损数据压缩,这是由于DCT具有很强的能量集中性,大部分自然信号的能量主要集中在DCT变换后的低频部分,具体的DCT公式这里就不多推导了。二维DCT变换是在一维DCT变换的基础上,再进行一次DCT变换,二维DCT变换方法主要由三个步骤组成(信号矩阵8*8)

开发者分享 | Versal ACAP AI 引擎入门

Versal 自适应计算加速平台 (ACAP) 是基于 TSMC 7nm FinFET 工艺技术构建的最新一代赛灵思器件。它利用高带宽片上网络 (NoC) 将代表处理器系统 (PS) 的标量引擎、代表可编程逻辑 (PL) 的自适应引擎与智能引擎有机结合在一起。本文将着重介绍智能引擎中所包含的 AI 引擎。

GRegeX 12.8GB/s解决方案

正则表达式是特殊编码的文本字符串,用作匹配字符串集的模式。GRegeX 是一个在 FPGA 芯片上实现标准正则表达式算法的实现方案,可使用单个 IP 核实现 12.8 Gb/s 的吞吐量。

100小时从零开始:用摄像头认识世界

本期,小编为大家带来暑期学校优秀项目的图像处理合集。这些项目均利用了摄像头,获取图像后进行识别。

AXI总线详解

本来是在写PCIe,怎么突然又出现AXI了?不要急,先看下PCIe涉及到的知识点(初版),其中AXI协议也是PCIe知识体量中的一部分,所以先花一部分篇幅把AXI知识总结一下,具体如下:

是否采用 Versal?这是个问题……

在我与客户交流时,常被问到这个问题。也许措辞并非完全如此,但大致是下面这样:“为什么我要升级到 Versal™ ACAP?现在是时候这样做了吗?”这是一个很好的问题,而且答案也很简单,那就是——“具体情况具体分析”。

运用可扩展的智能异构计算将 5G 潜力发挥到极致

在 5G 商业化方兴未艾之际,对于 5G 能给我们这个日益互联的世界带来哪些影响,人们充满憧憬。事实上,随着 5G 技术得到更广泛的部署,今后十年我们预计将看到消费者、企业和经济的面貌被 5G 功能重塑一新。

最后15块 Ultra96-V2 免费名额

赛灵思自适应挑战赛个人赛福利已经接近尾声,为了让已参赛者和跃跃欲试者能发挥出更好的比赛水平,我们特面向参赛选手录制了针对三个不同项目的赛前指导与培训。(小编悄悄地说,没有报名的人也可以收看哈,说不定看完之后您也就想参赛了,毕竟,这不还有15个免费 Ultra96-V2 的免费福利嘛~~)

一站式工业、视觉与医疗资源库

一站式赛灵思工业、视觉与医疗资源库建设完成,我们将涉及工业、视觉与医疗应用领域的相关技术文档、视频资源汇集整理奉献给广大同行业者

Zynq UltraScale+ MPSoC/RFSoC 设计咨询:在 2019.1 版 XilSecure 中,当数据小于 104 字节时,不支持 SHA3 散列计算

在 2019.1 版本中,在以下情况下,当数据小于 104 字节时,XilSecure 不支持 SHA3 散列计算:
输入数据处于非字对齐状态
输入数据来自非字对齐地址。