赛灵思唐晓蕾：新机遇、新格局，乘风破浪加速赋能智能互联新未来
2020年是不平凡的一年，纷至沓来的种种变动冲击着全球市场与各行各业。然而，2020年也是危与机并存的一年。变化与挑战之下，赛灵思始终以自适应技术为支撑，为广泛行业领域的合作伙伴提供技术、产品、平台等全方位支持，推动全行业智能化方案落地与转型。
TVM学习（五）schedule
Schedule是和硬件体系结构相关的一些列优化，Halide在其文章中对其做了以下定义,第一条是描述了数据计算顺序对性能的影响，第二条是数据的存储位置对性能影响，最后一条是多线程处理过程中，不同线程数据应该如何进行交互。
XILINX BMG (Block Memory Generator)
XILINX 系列的 FPGA ，如果想要做一个 RAM，有两种方式：
1、使用逻辑资源组成分布式 RAM，即 Distributed RAM
2、使用 XILINX 专用的 Block RAM，即 BRAM
正则表达式在Vivado约束文件（xdc）中的应用（转）
我在xdc文件中匹配目标的时候，在可行的情况下更倾向于使用正则表达式。本文就介绍一下我常使用的正则表达式和一些在Vivado中应用的特殊之处，同时也有个别自己尚未解决的问题。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验
按键是FPGA设计当中最常用也是最简单的外设，本章通过按键检测实验，检测开发板的按键功能是否正常，并了解硬件描述语言和FPGA的具体关系，学习Vivado RTL ANALYSIS的使用。
高层次综合技术原理浅析
说起高层次综合技术（High-level synthesis）的概念，现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级语言直接转换成底层硬件描述语言（RTL）的技术。其实更准确的表述是：由更高抽象度的行为描述生产电路的技术。
机密无需私藏：Xilinx 为何要加入保密计算联盟？
赛灵思近期宣布加入了保密计算联盟（ CCC ），致力于帮助驱动将保密计算扩展至加速器和 SmartNIC 的工作。在深入挖掘赛灵思为何加入该联盟之前，也许我们应该解释一下什么是保密计算，以及保密计算联盟有哪些成员公司。
国微思尔芯重磅发布Logic Matrix ，改写原型验证大容量高性能新标准
此次重磅推出的Logic Matrix共有两个系列：LX1和LX2。它们是分别采用的是赛灵思UltraScale VU440 和UltraScale+ VU19P两款FPGA。两个系列在数据表现上均十分出众
【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验
FIFO是FPGA应用当中非常重要的模块，广泛用于数据的缓存，跨时钟域数据处理等。学好FIFO是FPGA的关键，灵活运用好FIFO是一个FPGA工程师必备的技能。本章主要介绍利用XILINX提供的FIFO IP进行读写测试。
1024bit以上大位宽可重构包处理器可编程CRC算法的设计与实现
循环冗余码校验（CRC）是一种众所周知的错误检测代码，已广泛用于以太网，PCIe和其他传输协议中。现有的基于FPGA的实现解决方案在高性能场景中会遇到资源过度利用的问题。填充零问题和可编程性的引入进一步加剧了这个问题。在本文中，提出了stride-by-5算法，以实现FPGA资源的最佳利用。提出了pipelining go back算法来解决填充零问题。
【ZYNQ Ultrascale+ MPSOC FPGA教程】第七章 FPGA片内ROM测试实验
FPGA本身是SRAM架构的，断电之后，程序就消失，那么如何利用FPGA实现一个ROM呢，我们可以利用FPGA内部的RAM资源实现ROM，但不是真正意义上的ROM，而是每次上电都会把初始化的值先写入RAM。本实验将为大家介绍如何使用FPGA内部的ROM以及程序对该ROM的数据读操作。
如何读FPGA工程的编译报告？(转载）
规模稍微大一点的FPGA工程的警告和critical warning动辄两三千条，虽然其中包含大量的“无威胁”警告和重复警告，但是我觉得至少95%的程序隐患和设计问题都可以从这些报告中找到蛛丝马迹。
宏景智驾：借助Xilinx 车规级方案补齐高算力AI芯片非车规最后一块短板
自动驾驶发展至今，在更加严格的安全等级和功耗成本限制下，实现高级自动驾驶，对充当自动驾驶“大脑”的域控制器提出了更高的要求。除了特斯拉等业界巨头，能够在这个领域落地的方案可谓凤毛麟角。而成立于 2018 年的宏景智驾，便是这个高级自动驾驶赛道的领先探险者之一。
通过使用基于 PDN 共振峰的最坏情况数据模式来分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响
在基于供电网络 (PDN) 的共振峰创建的布局前、布局后和系统验证数据模式中分析电源完整性对 FPGA DDR4 存储器接口中的信号完整性的影响。使用 FPGA 配置的矢量网络分析仪 (VNA) 测量 PDN 阻抗曲线。创建多个测试数据模式，以便将电源的电流频谱分量与 PDN 共振峰叠加在一起，并演练传输线多次反射累积效应
广岛大学:如何运用赛灵思 Alveo 加速器卡加速基于 AI 的医疗诊断
广岛大学采用赛灵思 Alveo U250 加速器卡，加速了基于图像且以机器学习推断为特性的癌症诊断解决方案。让我们看看他们是怎么做的吧。
TVM学习（四）codegen
接着上一章继续深入代码，在BuildRelay中会调用Codegen函数。这个函数实现在src/relay/backend/graph_runtime_codegen.cc中。Codegen实现了内存的分配，IR节点到TIR节点的转换，tir图节点的一个调度优化。
PYNQ的常见问题
PYNQ框架的设计初衷是通过高层次的封装，将底层硬件FPGA实现细节与上层应用层的使用脱耦，对软件开发者来说，PYNQ框架已经提供了完整的访问FPGA资源的library，让上层应用开发者通过Python编程就可以调用FPGA模块，不需要懂Verilog/VHDL硬件编程就可以享受FPGA可并行计算、接口可方便扩展和可灵活配置带来的诸多好处
