【视频】基于所关注的区域 (ROI) 的编码演示：系统与硬件架构
judy 在 周三, 12/02/2020 - 10:58 提交
详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的系统与硬件架构。 在详细了解硬件架构之前，先大概了解一下系统架构。 最后将介绍用于启动参考设计的资源。
All node
Vitis初探—1.将设计从SDSoC/Vivado HLS迁移到Vitis上
judy 在 周三, 12/02/2020 - 09:58 提交
本文介绍如何一步一步将设计从SDSoC/Vivado HLS迁移到Vitis平台。
【工程师分享】通过MIO接入外设中断
judy 在 周二, 12/01/2020 - 11:20 提交
Zynq-7000和MPSoC有很多MIO管脚。如果外设有中断，也可以通过MIO驱动。
【Vivado那些事】Vivado下怎么查看各子模块的资源占用？
judy 在 周二, 12/01/2020 - 10:14 提交
完成Implementation后，在Vivado IDE左侧的Flow Navigator点击Open Implemented Design，然后点击report_utilization。
【视频】基于所关注的区域 (ROI) 的编码演示：软件架构
judy 在 周二, 12/01/2020 - 09:47 提交
详细了解基于 Zynq UltraScale+ MPSoC 视频编解码器单元 (VCU) ROI 的编码参考设计的软件架构。 首先，我们将讨论 Xilinx 视频和连接 IP 支持堆栈， 接着，视频将描述 VCU ROI 应用程序的软件堆栈，并详细讨论 Gstreamer 流输出管道、以及 ROI GStreamer 插件和 Gstreamer 流输入管道。 最后将介绍用于启动参考设计的资源。
【答疑】2019.2：使用-max_strategies 选项运行 report_qor_suggestions 命令时时出错
judy 在 周二, 12/01/2020 - 09:10 提交
在路由设计上使用-max_strategies 选项运行 report_qor_suggestions Tcl 命令时，会发生以下错误：
URAM和BRAM有什么区别
guanxiao_505740 在 周一, 11/30/2020 - 16:13 提交
无论是7系列FPGA、UltraScale还是UltraScale Plus系列FPGA，都包含Block RAM（BRAM），但只有UltraScale Plus芯片有UltraRAM也就是我们所说的URAM。BRAM和URAM都是重要的片上存储资源，但两者还是有些显著的区别。
【工程师分享】在PetaLinux里为模块创建补丁
judy 在 周一, 11/30/2020 - 11:14 提交
PetaLinux(Yocto)里包含很多软件模块。大部分模块可以直接使用。如果有特殊需求，需要修改某些模块时，可以按下列办法先修改，测试成功后，再创建补丁，集成到PetaLinux(Yocto)工程里。比如客户需要修改xorg.conf，可以采用下列方式完成。
【视频】最大化广播带宽：基于感兴趣区域（ROI）的编码
judy 在 周一, 11/30/2020 - 09:58 提交
了解如何使用 Zynq UltraScale + MPSoC 视频编解码器单元 (VCU) 中实现的基于感兴趣区域（ROI）的编码来最大化广播带宽。 我们将从广播带宽问题的简短讨论开始， 然后展示使用 Xilinx 视频编解码器单元，将基于区域的编码作为解决方案。
Xilinx 7系列FPGA简介--选型参考
judy 在 周一, 11/30/2020 - 09:44 提交
Xilinx-7系列FPGA主要包括：Spartan®-7、Artix®-7、Kintex®-7、Virtex®-7。其性能、密度、价格也随着系列的不同而提升。和前几代FPGA产品不同的是，7系列FPGA采用的是统一的28nm设计架构，客户在不同子系列的使用方式上是统一的，消除了不同子系列切换使用带来的不便。当然Kintex®-7、Virtex®-7两个系列后续还有20nm和16nm设计架构。