All node

【ZYNQ Ultrascale+ MPSOC FPGA教程】第十章 PWM呼吸灯实验

本文主要讲解使用PWM控制LED,实现呼吸灯的效果。

赛灵思唐晓蕾:新机遇、新格局,乘风破浪加速赋能智能互联新未来

2020年是不平凡的一年,纷至沓来的种种变动冲击着全球市场与各行各业。然而,2020年也是危与机并存的一年。变化与挑战之下,赛灵思始终以自适应技术为支撑,为广泛行业领域的合作伙伴提供技术、产品、平台等全方位支持,推动全行业智能化方案落地与转型。

TVM学习(五)schedule

Schedule是和硬件体系结构相关的一些列优化,Halide在其文章中对其做了以下定义,第一条是描述了数据计算顺序对性能的影响,第二条是数据的存储位置对性能影响,最后一条是多线程处理过程中,不同线程数据应该如何进行交互。

XILINX BMG (Block Memory Generator)

XILINX 系列的 FPGA ,如果想要做一个 RAM,有两种方式:
1、使用逻辑资源组成分布式 RAM,即 Distributed RAM
2、使用 XILINX 专用的 Block RAM,即 BRAM

正则表达式在Vivado约束文件(xdc)中的应用(转)

我在xdc文件中匹配目标的时候,在可行的情况下更倾向于使用正则表达式。本文就介绍一下我常使用的正则表达式和一些在Vivado中应用的特殊之处,同时也有个别自己尚未解决的问题。

【ZYNQ Ultrascale+ MPSOC FPGA教程】第九章Vivado下按键实验

按键是FPGA设计当中最常用也是最简单的外设,本章通过按键检测实验,检测开发板的按键功能是否正常,并了解硬件描述语言和FPGA的具体关系,学习Vivado RTL ANALYSIS的使用。

高层次综合技术原理浅析

说起高层次综合技术(High-level synthesis)的概念,现在有很多初学者简单地把它理解为可以自动把c/c++之类地高级语言直接转换成底层硬件描述语言(RTL)的技术。其实更准确的表述是:由更高抽象度的行为描述生产电路的技术。

机密无需私藏:Xilinx 为何要加入保密计算联盟?

赛灵思近期宣布加入了保密计算联盟( CCC ),致力于帮助驱动将保密计算扩展至加速器和 SmartNIC 的工作。在深入挖掘赛灵思为何加入该联盟之前,也许我们应该解释一下什么是保密计算,以及保密计算联盟有哪些成员公司。

国微思尔芯重磅发布Logic Matrix ,改写原型验证大容量高性能新标准

此次重磅推出的Logic Matrix共有两个系列:LX1和LX2。它们是分别采用的是赛灵思UltraScale VU440 和UltraScale+ VU19P两款FPGA。两个系列在数据表现上均十分出众

【ZYNQ Ultrascale+ MPSOC FPGA教程】第八章FPGA片内FIFO读写测试实验

FIFO是FPGA应用当中非常重要的模块,广泛用于数据的缓存,跨时钟域数据处理等。学好FIFO是FPGA的关键,灵活运用好FIFO是一个FPGA工程师必备的技能。本章主要介绍利用XILINX提供的FIFO IP进行读写测试。