SmartNIC 架构：向加速器转型以及 FPGA 占据主导地位的理由
judy 在 周五, 10/30/2020 - 15:35 提交
在本文中，我们将 SmartNIC 定义为 NIC，它允许在购买后的某个时刻将附加软件加载到 NIC 中，用于添加新功能或支持其他功能。这在很大程度上类似于您所购买的智能手机，然后从该供应商的应用商店安装应用。
All node
SDAccel 和 Vitis 对Rtl 的Kernel的要求
guanxiao_505740 在 周五, 10/30/2020 - 11:11 提交
本节文章参考的代买为xilinx github上vitis 的事例工程，主要是讲解如何写用户自己的rtl kernel
关于FPGA Timing约束问题?
judy 在 周五, 10/30/2020 - 09:33 提交
在查看XILINX的时序文档中，对于InputDelay = Tcko, Tcko为时钟有效延到来时，D触发器从D端到Q端的时间，也可以叫CLOCK TO OUTPUT DELAY，寄存器输出延时。这个参数在一般的ADC手册里面，都找不到该参数，只有建立时间和保持时间。如何找这个Tcko的值?
关于ZCU104开发板VADJ__FMC电压无输出的回答
judy 在 周五, 10/30/2020 - 09:24 提交
最近有不少同学在使用ZCU104开发板时遇到板上电压VADJ__FMC无输出的情况，熊猫君在这里越俎代庖冒充FAE做一下回答：
定点转换不再是 FPGA 或 ASIC 部署的必选项
judy 在 周四, 10/29/2020 - 15:43 提交
在本文中，我们将以部署到 FPGA 的 IIR 滤波器为例，介绍本机浮点工作流。然后，我们将回顾使用定点的挑战，并比较使用单精度浮点或定点时面积和频率之间的取舍。我们还将展示浮点和定点的组合如何减少实际设计中的转换和实现时间，同时提供更高的精度。您将看到浮点如何在具有高动态范围要求的实际设计中显著缩小面积并提高速度
【视频】体验全新 Zynq® RFSoC DFE
judy 在 周四, 10/29/2020 - 09:58 提交
体验全新 Zynq® RFSoC DFE，一类具有突破性意义的自适应无线电平台，面向 5G 无线电大规模部署。全新自适应无线电平台融合了适应不断演进的 5G 标准的灵活性，以及旨在实现高性能、低功耗与高成本效益的硬化无线电数字前端。
研讨会 | 如何用 Vitis 库加速基于 Alveo U50 的设计应用
judy 在 周四, 10/29/2020 - 09:40 提交
在这个直播课程中，我们将为大家详细介绍 Vitis 加速库，讲解库的构成和分类，以及如何在 Vitis 开发环境及 Xilinx 硬件平台上分层应用最适合的 Vitis 加速库。我们还会以 Alveo U50 加速卡为例，选取 Vitis 加速库中的一个压缩算法 Zlib 为例，详细介绍算法的构成、性能，并实例展示如何在 U50 板卡上实现 Vitis Zlib 算法库。
智慧生活新体验，Xilinx 在进博会等您来
judy 在 周四, 10/29/2020 - 09:27 提交
第三届中国国际进口博览会即将拉开帷幕，致力于“打造灵活应变，万物智能世界”的赛灵思公司，将携手国内外部分合作伙伴，展示一系列先进的平台和解决方案，面向与我们的日常生活息息相关的智能驾驶、智慧工厂、智慧交通、智慧质检，以及智慧物流等智能世界，为开发者及创新者将创意变成现实助力，让我们的生活更加便捷、智慧。
赛灵思里程碑式新品发布！集成硬IP的Zynq RFSoC DFE满足5G多样性需求！
judy 在 周三, 10/28/2020 - 10:04 提交
如同4G一样，5G技术也是在建设和商用中不断完善，这会导致接入网设备设计挑战不断提升，如何应对这样的挑战？我们来看看擅长自我突破的赛灵思这回又捣鼓出了 什么新品？
加速 AI 推断的三个关键因素
judy 在 周三, 10/28/2020 - 09:59 提交
AI 已经开始改变我们生活的方方面面，推动了显著的社会进步。从自动驾驶汽车到 AI 辅助医疗诊断，我们正处于一个真正的变革时代的开端。但是，有机遇就会有挑战。AI 推断作为采用经训练的机器学习算法开展预测的过程，无论是部署在云端、边缘还是终端，都要求在严格的功耗预算下提供优异的处理性能。