All node

【思远】手机都能拍8K又怎样?要普及还须注意这些“坑”

2 月中旬,国产手机品牌小米发布新款旗舰小米 10 系列,其主打卖点之一便是支持一亿像素 8K AI 视频拍摄。而在此之前率先面世的三星 Galaxy S20,更可以原生拍摄 8K 视频。从体型庞大的摄像机到如今一手可握的智能手机,技术的日益革新推动设备不断变化衍进,但 8K 却从未改变。

Xlinx IP Core实现FFT变换——为什么你的matlab数据无法严格比对?

Xilinx FFT IP介绍:缩放因子等参数应该注意的matlab数据比对细节。

Vitis平台使用从这六点变化开始

Vitis 平台将19.1之前的SDK、SDSoC、SDAccel整合在一起的基础上,加入了Vitis AI开发环境。让软件工程师也能够基于Vitis平台完成Xilinx器件的项目设计。然而对于习惯了传统的开发方式的工程师来说,最基本的嵌入式开发都要转移到Vitis上进行。本次我们就来看看从基础的SDK到Vitis有多少异同

将赛灵思 SDK 工程移植到 Vitis 的分步指南

从 2019.2 版开始,赛灵思 SDK 开发环境已统一整合到全功能一体化的 Vitis™ 统一软件平台中。尊敬的 SDK 用户,您只需轻点几下鼠标即可体验这一功能丰富的工具!

【生态圈】告别缓冲等待,赛灵思对“爱奇艺崩了”事件说 No

2 月 16 日晚 8 点左右,众多用户反馈爱奇艺 APP 出现崩溃情况,无法正常观看。随后#爱奇艺崩了#一度成为网络热搜。一同上热搜的,还有“韩剧 TV 崩了”、“小米电视崩了”。与此同时,来自 QuestMobile 的数据显示,2020 年春节假期后移动视频的日均活跃用户增量从放假前的 16% 增长至 36% 。

Zynq UltraScale+ RFSoC Gen 3: 深入技术探讨

该视频展示了使用 16T16R ZCU216 评估套件在 6 GHz 频率下 RF-DAC 和 RF-ADC 的出色性能。

Alveo 数据中心加速器卡入门指南(UG1301) 中文版 (v1.4)

本指南介绍赛灵思 Alveo™ 数据中心加速器卡的解包、安装和启动。

如何进行IO管脚约束?

IO管脚约束是FPGA设计上板验证的必需环节,它们会对布局布线和时序造成影响。有三种方式来进行管脚约束,一种是通过VIvado管脚约束界面,一种是通过命令行,还有一种可以导入CSV文件

【 Vivado 】XDC文件的约束顺序

由于XDC约束是按顺序应用的,并且基于明确的优先级规则进行优先级排序,因此必须仔细检查约束的顺序。如果多个物理约束发生冲突,则最新约束将获胜。 例如,如果通过多个XDC文件为I / O端口分配了不同的位置(LOC),则分配给该端口的最新位置优先。

Xilinx FPGA和CPLD供电

基于闪存技术的Xilinx CPLD具有较低的逻辑密度,功耗也比较低。为了提高逻辑密度、集成更多功能,PLD厂商的每一代器件都会采用当前最新的工艺技术。不同的功能需求以及集成工艺,使得PLD的供电电压有所不同。