PYNQ系列学习（一）： Pynq开发环境配置
judy 在 周四, 11/01/2018 - 10:16 提交
PYNQ项目是一个新的开源框架，使嵌入式编程人员在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。
All node
在xilinx SDK中查询API函数的方法
judy 在 周四, 11/01/2018 - 10:15 提交
当我们使用vivado搭建好硬件设计后就要在SDK下进行程序编写了，在SDK中我们可以建立C/C++工程，所以就有很多的库函数可以调用，那么问题来了，如何查询我想要的API函数呢？或者是该API函数如何使用？
下面我将以GPIO的IPCore为例介绍如何查询API函数。
Vivado平台IP核的封装方式
judy 在 周四, 11/01/2018 - 09:14 提交
作者：浅搁 FPGA2嵌入式
1. 前言
加速人工智能创新,赛灵思布展中国国际进口博览会
judy 在 周三, 10/31/2018 - 10:13 提交
精彩演示，丰富的发言人组合
Vivado使用技巧（23）——综合运行与OOC
judy 在 周三, 10/31/2018 - 09:12 提交
创建综合运行
一个“运行（run）”是指定义和配置设计在综合过程中的各方面，包括：使用 的Xilinx器件、应用的约束集、启动单个或多个综合的选项、控制综合引擎结果的选项。点击Flow菜单中的Create Funs，或在Design Runs窗口中：
FPGA设计千兆以太网MAC（2）——以太网协议及设计规划
judy 在 周三, 10/31/2018 - 09:11 提交
上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测，验证其已处于1000M 全双工工作模式。在设计MAC逻辑之前，要先清楚MAC与PHY之间的接口以及以太网协议细节，这样才能保证网络的兼容性。本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac.
1.GMII接口
Modelsim仿真基本命令介绍
judy 在 周二, 10/30/2018 - 16:08 提交
作者：高世皓
初识FPGA CLB之LUT实现逻辑函数
judy 在 周二, 10/30/2018 - 11:07 提交
一、概述
LUT中文名字叫查找表。以7系列的FPGA为例，每一个Slice里面有四个LUT。FPGA就是通过LUT实现大量的组合逻辑，以及SLICEM里面的LUT还可以构成RAM,Shift Register，以及Multiplexers。这篇文章我们一起来学习LUT如何构成组合逻辑。
Vivado FIR滤波器设计与仿真（一）
judy 在 周二, 10/30/2018 - 09:25 提交
最近在学习FPGA DSP相关设计，从滤波器开始学习，最开始先生成两个正弦信号，产生混频信号，通过modelsim仿真来验证设计。 本案例用Block Design方法进行设计（也可以选择编写.v文件的形式进行设计）。
利用ZYNQ SOC快速打开算法验证通路（6）——LWIP实现千兆TCP/IP网络传输
judy 在 周二, 10/30/2018 - 09:04 提交
一、前言