PC电路板必须恰当的端接避免反射和振铃。本节我们介绍Xilinx器件DCI技术
Xilinx FPGA 内嵌的 CPU ，可以通过 AXI EPC 在 FPGA 芯片外接多个多种外设芯片
与C语言中的函数类似，在Verilog代码中，通过把代码分成小的模块或者使用任务（task）和函数（function）
作为一个ADC和DAC接口，我们需要构建一个顶层模块
本文重点介绍在FPGA设计中有关链表的方案以及一些难点。
在本实践中，我们将实际实现 HLS 组件作为 FPGA 设计的一部分
Xilinx JESD204B IP testbench解析
前面介绍了CityHash32中前3种场景下的算法实现，这里继续介绍最后一种，也是最复杂的一种
Hash是FPGA设计中非常常见的一个功能。它是将一个Mbyte长度的数据通过hash计算变成一个Nbyte长度的数据
使用petalinux定制完成Linux系统后，在单板中插入sd卡，系统正常启动。
从本文开始，我们详细介绍Xilinx CIC IP核滤波器相关知识，包括CIC IP核提供的特性
tcl脚本实际上就是和字符串打交道，所以和字符串相关的命令比较牛逼一点
我们在利用FFT IP核进行FPGA设计时，需要理解FFT相关的操作理论，比如FFT蝶形运算带来的位宽扩展
用Vivado开发ZYNQ时，常用到Block Design。Block Design中不仅仅可以添加IP核
一般来说，如果在IPcore配置正确的话，不太需要通过AXI指令来进行参数的修改，不过如果能够支持AXI指令
在对工程进行综合时，出现综合过程中出现中止或者完全不启动综合，类似下图，明明点击综合启动了几分钟
LUT 或 SICE是构成了 FPGA 的区域。它的数量有限，当它用完时，意味着您的设计太大了！
服务器报告硬盘没有空间。执行脚本peta-del-build-temp.sh
什么是MMU？MMU是Memory Management Unit的缩写，这原本是软件内存管理方面的一个概念
Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS。
