将管脚输入的第一个触发器使用ILOGIC来实现有助于每次编译过程中时序的确定性。
本文继续介绍Xilinx 7系列FPGA SelcetIO电平标准及相关端接匹配电路。
本文我们重点介绍一下内容：7系列FPGA DCI使用规则，DCI在HSTL和SSTL I/O标准中的使用举例
系统任务$finish的作用是退出仿真器，结束仿真过程
本文主要介绍基于该算法演进的shift-and算法以及在FPGA中的实现。
应用笔记简要描述Xilinx Zynq 系列器件XADC的相关资源及若干种应用
学会如何根据手册配置 MIG IP 核中的参数。
保持时间是对触发器而言，以能够稳定准确的锁存或者触发为目的
vivado有project模式和non-project模式，project模式就是我们常用的方式
这篇文章讲了地址映射的实现方法以及需注意事项。
本文介绍一种通过tcl命令修改下载模式的方法，省去使用烙铁的麻烦。
在ubuntu上安装vivado2021.1时，一直卡在最后一步：generating installed device list
我们在编译FPGA工程的时候一般需要对版本号的更新，一般来说都会有一个日期或者时间的版本标识
完成PC和FPGA通过pice接口的通信,主要是进行数据传输
本篇文章我们将通过vivado工程实例来向大家介绍如何读懂时序分析报告。
近年来，机器学习，无人驾驶等领域是十分热门的研究话题。在这些领域中，电脑对环境的感知十分重要。
这两天，我第一次到xilinx的官方论坛去问问题，因为这几天有一个问题困扰着我，以前怎么注意的地方
本文档参考自Vitis Unified Software Platform Documentation Application Acceleration Development-UG1393 (v2020.2) .
以上升沿锁存为例，建立时间（Tsu）是指在时钟翻转之前输入的数据D必须保持稳定的时间。
Linux 下应用程序要通过设备驱动程序来访问外设。这就需要在设备树中添加设备，并且编写设备驱动程序。
