博客

编写良好的、可移植的、可重用的 HDL 代码，使设计能够以所需的频率实现，这绝对是一个挑战

在 Linux 系统中，在众多的指令中，对于 FPGA/IC 开发设计人员来说，使用指令最多的就是对文件和目录进行操作

前面我们理解了TXOUTCLK和RXOUTCLK的源头

本项目主要使用 Digilent PCAM 扩展板。PCAM 扩展板为最多四个 PCAMS 提供接口

Xilinx的FPGA开发板可以直接调用RAM，其中包括了BRAM和DRAM。

在本文中，您将了解最常见问题的来源及其解决方案，以及如何将这些思想应用到您的设计中

本文缕缕时钟到底是哪来的，以及要起什么作用

双fifo流水线实现3x1024数组数据按列相加

本文主要介绍使用AXI4S（AXI4-Stream）接口的视频IP细节。

在Petalinux配置工程时，会遇到如下类型文件系统。常用的有INITRAMFS、INITRD和EXT4

在Windows下Vivado默认使用的是2线程，编译较慢。可改为32线程使Vivado可使用更多计算机资源，以加快编译速度

本文讨论了一种 FIFO 设计风格以及在进行异步 FIFO 设计时必须考虑的重要细节

这里介绍一个曾经遇到的案例:软复位处理不当导致寄存器通路挂死的问题

同TX链路一样，RX的复位模式也是包含两种操作，这部分设置都一样

<p>本文将介绍如何在Vivado中将代码编辑器绑定为第三方编辑器——Vscode</p>

通过MATLAB生成一个COE文件，文件内容为一个周期的正弦波与余弦波

本篇博客记录移植yolov5模型的整个过程

在前面的文章中介绍过复位设计，本文说下软复位设计的一些事情。那何为软复位？

本文将结合ip example工程来理解transceiver的复位，通过学习记录，力求将其复位过程理解通透

在平时工作中，经常会听到哪个FPGA或者某个芯片包含了几百万门，每次听到这种数字，很多FPGA工程师都会一愣一愣的