多掌握的技能总是会派上用场的时候，这里我又要用VB.net来方便自己的调试。
任何学FPGA的人都跑不掉的一个问题就是进行静态时序分析。静态时序分析的公式，老实说很晦涩，而且总能看到不同的版本
本文将在WSL2 Ubuntu18.04下配置Petalinux 2020.2
JESD链路的复位遵循先复位发端，在复位收端的原则。在我们之前操作中，首先复位了FPGA的JESD核
本文介绍使用coe初始化xilinx fpga ram和使用mif文件初始化intel fpga ram的方法。
顾名思义，output_delay就是指输出端口的数据相对于参数时钟边沿的延时。
PC电路板必须恰当的端接避免反射和振铃。本节我们介绍Xilinx器件DCI技术
Xilinx FPGA 内嵌的 CPU ，可以通过 AXI EPC 在 FPGA 芯片外接多个多种外设芯片
与C语言中的函数类似，在Verilog代码中，通过把代码分成小的模块或者使用任务（task）和函数（function）
作为一个ADC和DAC接口，我们需要构建一个顶层模块
本文重点介绍在FPGA设计中有关链表的方案以及一些难点。
在本实践中，我们将实际实现 HLS 组件作为 FPGA 设计的一部分
Xilinx JESD204B IP testbench解析
前面介绍了CityHash32中前3种场景下的算法实现，这里继续介绍最后一种，也是最复杂的一种
Hash是FPGA设计中非常常见的一个功能。它是将一个Mbyte长度的数据通过hash计算变成一个Nbyte长度的数据
使用petalinux定制完成Linux系统后，在单板中插入sd卡，系统正常启动。
从本文开始，我们详细介绍Xilinx CIC IP核滤波器相关知识，包括CIC IP核提供的特性
我们在利用FFT IP核进行FPGA设计时，需要理解FFT相关的操作理论，比如FFT蝶形运算带来的位宽扩展
tcl脚本实际上就是和字符串打交道，所以和字符串相关的命令比较牛逼一点
Xilinx LogiCORE IP快速傅立叶变换核实现了Cooley-Tukey-FFT算法，这是计算离散傅立叶变换（DFT）的有效方法
