FPGA设计需要考虑模块布局吗？
judy 在 周一, 06/03/2024 - 09:18 提交
最近在一个项目中，使用的单板是一块老单板，因为外部接口刚好满足需求，所以就拿过来直接用了
judy的博客
Verilog HDL基础知识（二）
judy 在 周五, 05/31/2024 - 09:32 提交
本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。
如何在ModelSim中添加Xilinx仿真库
judy 在 周四, 05/30/2024 - 09:24 提交
Verilog HDL基础知识（一）
judy 在 周三, 05/29/2024 - 16:28 提交
本文介绍Verilog HDL的基础知识，重点对Verilog HDL的基本语法及其应用要点进行介绍。
Vivado中的时序分析的两个常用指令
judy 在 周二, 05/28/2024 - 09:49 提交
综合后，执行report_qor_assessment，该命令可对设计进行整体的评估，并给出一个分数，以表征时序收敛问题的严重程度
一文快速掌握异步FIFO深度计算（笔试必考）
judy 在 周二, 05/28/2024 - 09:34 提交
本文将详细探讨异步FIFO深度的计算方法，并结合多个案例进行分析。
优化FPGA SelectIO接口VREF生成电路
judy 在 周一, 05/27/2024 - 15:00 提交
本文重点介绍这种VREF噪声的来源，并给出优化PCB SelectIO VREF生成电路的方法。
FPGA设计需要考虑模块布局吗？
judy 在 周一, 05/27/2024 - 09:49 提交
最近在一个项目中，使用的单板是一块老单板，因为外部接口刚好满足需求，所以就拿过来直接用了
基于FPGA 视网膜机理的色调映射处理器
judy 在 周五, 05/24/2024 - 10:10 提交
本篇所设计的处理器在以XC7Z020芯片为基础的PYNQ-Z2的平台上处理256*180的高清图像，可以达到700帧的实时速率
异步FIFO设计，搞清楚这7点就够了！
judy 在 周五, 05/24/2024 - 09:32 提交
格雷码是美国学者Frank Gray于1947年提出的一种二进制编码方式，后面这种编码方式就以他的名字命名