FPGA Vivado调用IP核详细操作步骤
judy 在 周一, 05/12/2025 - 09:51 提交
今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看。话不多说，上货。
judy的博客
不用官方EDA怎么开发FPGA？
judy 在 周四, 05/08/2025 - 09:35 提交
今天就介绍一个使用开源工具链来开发FPGA的方式。本文核心：开源 FPGA 工具链，例如 APIO、IceStrom、yosys OssCAD 等使用。
FPGA资源爆表了？10个RTL优化实战技巧
judy 在 周二, 05/06/2025 - 15:38 提交
做FPGA项目，最怕啥？资源爆表！Timing炸裂！布线卡死！今天我给大家总结10个实战级优化技巧，每条都有具体案例，助你从根源上搞定资源问题！
FX10（CYUSB4014）USB3.2开发笔记分享（1）：硬件设计与开发环境搭建
judy 在 周日, 04/27/2025 - 10:23 提交
本文对FX10的器件特点、硬件设计和开发调试环境的搭建做了一个简要介绍。
YunSDR通信小课堂（第38讲）
judy 在 周三, 04/23/2025 - 16:23 提交
为了实现更实用的MCM, OFDM采用正交子载波。正交特性允许子信道在频率上重叠，从而不需要保护带和昂贵的滤波器来保持子信道分离。
滑动平均滤波器是什么?
judy 在 周二, 04/22/2025 - 15:28 提交
滑动平均滤波器（Moving Average Filter, MAF）是数字信号处理中最经典的FIR滤波器之一，通过计算窗口内数据的平均值实现噪声抑制。
高帧率高分辨率相机的FPGA视频传输方案该如何设计？
judy 在 周二, 04/22/2025 - 09:53 提交
本文要介绍的，是合肥喆思电子推出高性能CoaXPress 2.1 & Over Fiber Bridge Device/HOST IP核。
使用 Vitis Model Composer 生成 FPGA IP 核
judy 在 周一, 04/14/2025 - 15:02 提交
今天的教程提供了创建自定义 IP 的分步指南，从算法开发到准备 IP 生成的模型，包括资源和时序分析，最后将其添加到 Vivado IP 目录。
Verilog的未来在哪里？
judy 在 周一, 03/31/2025 - 10:18 提交
在FPGA的群里，经常会有人讨论以后Verilog会如何发展？HLS和DLS谁会胜出？用Python来写更快还是现在用的相对多一些的Chisel和SpinalHDL？
常见FPGA逻辑单元比较（仅参考）
judy 在 周一, 03/31/2025 - 10:01 提交
今天主要对Xilinx、Altera和Actel三家 FPGA 中使用的逻辑单元架构进行对比，最后对这三家逻辑量换算进行说明