FPGA在AI上的最新成果
judy 在 周三, 03/12/2025 - 15:11 提交
下午有个朋友问我，现在AI发展这么快，怎么没听过FPGA有什么动静，难道FPGA就真的搭不上AI这趟列车了吗？
judy的博客
简要讲解Xilinx的SRIO IP的配置参数（高速收发器二十九）
judy 在 周一, 03/10/2025 - 10:24 提交
Vivado里如何把emacs设为默认编辑器
judy 在 周四, 03/06/2025 - 09:52 提交
习惯了用linux下emacs写代码，最近换到了windows下开发fpga，也想用emacs，怎么办呢？原来在Vivado IDE里就可以设置，但也有一些注意事项。
FPGA标准库-Open Logic
judy 在 周一, 03/03/2025 - 10:23 提交
FPGA 开源生态系统与其他开源社区相差甚远，但它正在突飞猛进，需要每个FPGA工程师努力去维护
FPGA 2025最佳论文--加速视频推理大模型
judy 在 周一, 03/03/2025 - 09:39 提交
这篇文章再来看一篇新鲜出炉的论文，是上海交大和清华大学共同发表的一篇论文。这篇论文获得了FPGA 2025最佳论文奖，是用FPGA对视频生成大模型进行加速优化
YunSDR通信小课堂（第24讲）
judy 在 周五, 02/28/2025 - 15:09 提交
正如前面7.2节所讨论的，在RF-ADC之前，需要适当的放大和模拟滤波。如果接收到的射频信号通过滤波器、放大器等直接从天线到达
一文全面了解“ASK调制”
judy 在 周五, 02/28/2025 - 09:50 提交
你是否好奇无线遥控器、智能门锁如何传递信号？今天我们就来揭秘一种简单又神奇的通信技术——ASK调制（振幅键控调制）。
FPGA实现Aurora 8B/10B接口（4）--官方例程学习（Streaming接口）
judy 在 周三, 02/26/2025 - 11:37 提交
首先新建一个工程，这个工程什么除了生成Aurora 8B/10B IP核以外什么也不做。IP核的定制过程如下。
Vivado逻辑分析仪使用教程
judy 在 周三, 02/26/2025 - 09:51 提交
YunSDR通信小课堂（第23讲）
judy 在 周二, 02/25/2025 - 14:37 提交
如前所述，RF- ADC能够接收射频频率高达几GHz的信号。一旦数字化，信号被解调，这样它就以0赫兹为中心。该操作的关键是每个RF-ADC中的数字复混频器