代码开源！用Versal FPGA加速矩阵乘法
judy 在 周二, 07/16/2024 - 09:32 提交
该论文主要围绕着深度学习应用对密集矩阵乘法（Matrix Multiply, MM）的大量需求展开
judy的博客
如何理解同步时钟与异步时钟?
judy 在 周一, 07/15/2024 - 15:10 提交
本文将详细介绍下FPGA设计中的同步适中就好与异步时钟，帮助读者在实际项目中应用这些概念。
在HLS中插入HDL代码
judy 在 周一, 07/15/2024 - 10:01 提交
本文介绍一种在HLS中插入HDL代码的方式，结合两者的优势为FPGA开发打造一把“利剑”。
加速AI算法中矩阵乘法的FPGA实现
judy 在 周五, 07/12/2024 - 09:26 提交
随着大模型越来越火，算力成了绝对的稀缺资源，因此现在很多的研究方向都是如何降低AI算法中的运算
Verilog数值表示详解
judy 在 周五, 07/12/2024 - 09:05 提交
FPGA开发中，Verilog的数值表示方式需要理解透彻，今天详细介绍一下Verilog中的数值表示方法。
基于FPGA的SD卡读写操作（一）
judy 在 周二, 07/09/2024 - 09:52 提交
本文介绍写SD卡的理论知识，主要包括SD卡分类、容量、速度、管脚、物理结构以及命令控制等。
Verilog中常用编译指令
judy 在 周二, 07/09/2024 - 09:29 提交
本文将详细介绍Verilog中的编译指令，帮助大家更高效地进行硬件设计。
Xilinx 7系列FPGA DDR3控制器——mig使用总结（仿真）
judy 在 周五, 07/05/2024 - 09:20 提交
在使用mig控制器的时候，我们应该怎么仿真呢？关于这个问题其实有2个观点
FPGA的综合和约束的关系
judy 在 周三, 07/03/2024 - 09:15 提交
为了仿真SystemVerilog网络列表，需要每个组件的仿真模型。目标ASIC或FPGA供应商将提供用SystemVerilog编写的仿真库
简谈FPGA比特流结构
judy 在 周二, 07/02/2024 - 10:35 提交
比特流是一个常用词汇，用于描述包含FPGA完整内部配置状态的文件，包括布线、逻辑资源和IO设置。