UltraScale系列在时钟架构上的升级
judy 在 周二, 03/12/2024 - 09:33 提交
UltraScale架构的设备在时钟架构上有显著的创新
judy的博客
vivado如何生成一个模块的带原语的网表
judy 在 周一, 03/11/2024 - 15:14 提交
有时候我们想生成一个网表文件，但vivado默认是会生成一个dcp的文件
基于CNN的图像超分辨率
judy 在 周一, 03/11/2024 - 14:43 提交
本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式
Xilinx 7系列FPGA DDR控制器——mig使用总结（IP生成）
judy 在 周一, 03/11/2024 - 10:07 提交
Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题
当代FPGA高层次综合的成果、机遇和挑战(一) - 深度学习篇
judy 在 周五, 03/08/2024 - 09:14 提交
本文介绍高层次综合HLS在深度学习领域中取得的成果
Vivado HLS常见的八大优化技巧
judy 在 周二, 03/05/2024 - 09:48 提交
本文汇总一些常见的Vivado HLS优化技巧
VHDL快速语法入门
judy 在 周一, 03/04/2024 - 14:48 提交
VHDL是一门强大的硬件描述语言，能够帮助工程师们进行数字电路的设计和描述
【FPGA图像处理实战】- 图像对数变换
judy 在 周一, 03/04/2024 - 10:15 提交
本文将介绍对数变换的定义、公式、Python实现以及FPGA实现。
【FPGA图像处理实战】- 图像伽玛校正
judy 在 周四, 02/29/2024 - 10:31 提交
本文将详细介绍一下Gamma校正，包括Gamma校正的定义、python实现以及FPGA实现。
【Vivado那些事儿】设计分析报告
judy 在 周四, 02/29/2024 - 10:09 提交
实现 FPGA 设计最耗时的要素之一通常不是设计，而是实现想要的时序性能