从底层结构开始学习FPGA——MMCM与PLL
judy 在 周四, 07/21/2022 - 09:25 提交
锁相环是一种控制反馈电路。PLL对时钟网络进行系统级别的时钟管理和偏移控制，具有时钟倍频、分频、相位偏移和可编程占空比的功能
judy的博客
TCL语法中的控制流、过程
judy 在 周三, 07/20/2022 - 15:59 提交
tcl中的控制和C语言差距不大，包括if、while、for、foreach、switch、break、continue等。
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 按键中断实验
judy 在 周三, 07/20/2022 - 10:31 提交
通过 AXI GPIO 检测按键状态产生中断信号，中断控制器检测到中断后，给处理器发送中断请求
从底层结构开始学习FPGA——时钟结构
judy 在 周三, 07/20/2022 - 09:04 提交
7系列FPGA的时钟资源通过专用的全局和区域I/O和时钟资源管理复杂和简单的时钟需求。
Xilinx 7系列FPGA架构之SelectIO结构（二）
judy 在 周二, 07/19/2022 - 10:43 提交
7系列FPGA支持非常宽的I/O电压标准，本文介绍以下典型的I/O电压标准及端接匹配电路
Xilinx Vivado自带编辑器文字部分出现乱码解决办法
judy 在 周二, 07/19/2022 - 09:02 提交
在进行FPGA开发时，常用的代码编辑器比如Sublime，但是最近发现再Sublime中编辑的代码文字部分
Vivado 打印
judy 在 周一, 07/18/2022 - 14:24 提交
之前通过发布的文章是真实的（文章是描述的）命令命令在上面的实际情况下使用的。在实现的每个子结束后打印至指定日志文件
从底层结构开始学习FPGA----FIFO IP的定制与测试
judy 在 周一, 07/18/2022 - 10:18 提交
在这篇文章中，已经对FIFO IP核的各个关键因素做了详细的讲解。
创建K26 SOM最小系统
judy 在 周一, 07/18/2022 - 09:51 提交
本文介绍如何使用K26 SOM新建最小系统，以及如何解决工程中经常出现的问题。
Xilinx AX7103 MicroBalze学习笔记——MicroBlaze 串口发送 Hello World 实验
judy 在 周五, 07/15/2022 - 15:32 提交
本节介绍最简单的实验工程，用串口打印helloworld。