本教程以米联客XC7A35T FGG484-2开发板为例，详细讲解一下用Xilinx Vivado 2020.1创建MicroBlaze软核工程，然后再用Xilinx Vitis 2020.1建立Hello World C程序工程的完整操作步骤。
在完成PYNQ环境搭建后（zynq7035单板创建PYNQ镜像V2.6），本文介绍如何在PS端进行图片缩放。
对于Xilinx的FPGA，每一片都有一个专门的ID，就像我们的身份证号一样，每个都不一样，Xilinx也形象的把这个ID叫做DNA。7系列以及之前FPGA的DNA有57bit，Ultrascale FPGA的DNA有96bit，Zynq Ultrascale+的FPGA有两个DNA，PL端一个，PS端也有一个。
FPGA的型号为XC7A35TFGG484-2，开发板用的是米联客的。主程序hello_world运行于外部DDR3内存，SREC SPI Bootloader运行于FPGA片内BRAM。
在前面的学习中，我们已经学会了使用Vivado及SDK开发环境，熟悉了硬件开发与Linux软件驱动之间的联系及开发流程。本系列教程我们学习SDSoc的开发，在SDSoc IDE中，Xilinx为我们集成了比较流行的开发板硬件平台，如果我们使用的是其中的一个，可以直接使用。但笔者使用的是米尔科技的7z010开发板，在开发之前首先要定义我们自己的硬件平台，作为之后创建应用的模板工程
本节教程介绍如何使用SDSoC软件创建硬件平台，并且使用它来加速程序函数。
本篇文章要写的是调试Xilinx网络IP时踩到的一个坑，也是控制PHY芯片时的一个坑，板卡上的PHY芯片是非常经典的88E1111，使用MDIO接口控制。
本次设计是在zynq7035器件上进行，创建PYNQ框架v2.6版本，构建需要如下步骤：
修改了代码后编译工程，有时会因为BRAM空间不足而编译失败，出现下面的错误提示，这时，需要回到Vivado工程里面，在Block Design中将分配的BRAM空间大小改大。具体方法如下。
在编写ZYNQ的FPGA逻辑代码过程中，往往需要对时序进行分析。时序信号的分析一般通常有软件仿真和在线仿真两种，本文介绍这两种方法的具体使用方法。