【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-04 IP层程序设计
judy 在 周六, 09/14/2024 - 09:21 提交
ICMP层数据和UDP层数据都要经过IP层打包或者解包，IP层主要功能为判断数据报文类型，进行IP首部校验，添加包头或者过滤包头，处理ICMP请求。
judy的博客
基于FPGA的数字信号处理（4）--如何确定Verilog表达式的位宽
judy 在 周五, 09/13/2024 - 09:23 提交
很多时候，Verilog中表达式的位宽都是被隐式确定的，即使你自己设计了位宽，它也是根据规则先确定位宽后，再扩展到你的设计位宽
1分钟快速掌握双向信号(inout信号)
judy 在 周四, 09/12/2024 - 09:31 提交
今天，我们一起来探讨三态门的基本原理、在Verilog中的实现方式。
FPGA实现串口升级及MultiBoot（四)MultiBoot简介
judy 在 周四, 09/12/2024 - 09:25 提交
我们在正常升级的过程（只使用一个位流文件），假如：（1）因为干扰通信模块收到了一个错误位；（2）或者烧写进FLASH时突然断电
【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-03 IP_ARP层程序设计
judy 在 周二, 09/10/2024 - 17:21 提交
由于IP和ARP数据包送至MAC层要经过同一个通道，需要对发送的数据包类型进行判断和仲裁，这就需要额外增加一个IP_ARP层
基于FPGA的数字信号处理（3）--如何确定Verilog表达式的符号
judy 在 周二, 09/10/2024 - 14:58 提交
尽管signed语法的使用能带来很多便利，但同时也给表达式的符号确定带来了更多的不确定性。比如一个有符号数和一个无符号数的加法/乘法结果是有符号数还是无符号数？
FPGA实现串口升级及MultiBoot（三)FPGA启动加载方式
judy 在 周二, 09/10/2024 - 09:48 提交
上一篇中介绍了FPGA的启动步骤，如图0 所示，今天这篇文章就要在上一篇文章基础上进行分支细化，首先我们先了解FPGA 启动加载的几种方式
【FPGA数字信号处理】并行FIR滤波器
judy 在 周一, 09/09/2024 - 14:45 提交
今天介绍一下并行 FIR 数字滤波器的原理以及实现。
最酷的 FPGA 技术之一：DFX 实例精讲
judy 在 周一, 09/09/2024 - 09:28 提交
【米联客-安路飞龙DR1-FPSOC】 UDP通信篇连载-02 MAC层程序设计
judy 在 周五, 09/06/2024 - 16:30 提交
前面我们介绍了以太网的基本概念，及涉及的各层协议格式，接下来我们通过设计Verilog程序来实现以太网各个子层的功能