judy的博客

一文详解ADC的关键性能指标

目前,用来量化ADC动态性能的六个技术指标分别为SINAD

FPGA中降低时钟skew的几种方法

首先哪些因此会导致时钟skew过大呢?

UltraScale系列在时钟架构上的升级

UltraScale架构的设备在时钟架构上有显著的创新

vivado如何生成一个模块的带原语的网表

有时候我们想生成一个网表文件,但vivado默认是会生成一个dcp的文件

基于CNN的图像超分辨率

本文介绍对超分辨率卷积神经网络 (SRCNN) 的三种实现方式

Xilinx 7系列FPGA DDR控制器——mig使用总结(IP生成)

Xilinx的DDR控制器——mig core在FPGA的设计中还是一个比较大的话题

​当代FPGA高层次综合的成果、机遇和挑战(一) - 深度学习篇

本文介绍高层次综合HLS在深度学习领域中取得的成果

Vivado HLS常见的八大优化技巧

本文汇总一些常见的Vivado HLS优化技巧

VHDL快速语法入门

VHDL是一门强大的硬件描述语言,能够帮助工程师们进行数字电路的设计和描述

【FPGA图像处理实战】- 图像对数变换

本文将介绍对数变换的定义、公式、Python实现以及FPGA实现。