【Vivado那些事儿】使用Python提取ILA数据
judy 在 周三, 04/24/2024 - 09:33 提交
ILA应该是调试AMD-Xilinx FPGA最常用的IP。在调试中，我们希望ILA中的波形能够提供有关设计问题的所有信息，但情况并非如此
judy的博客
为啥FPGA资源/时序都有很大的优化空间？
judy 在 周二, 04/23/2024 - 09:49 提交
在工作中，我们接触到的至少90%以上的FPGA项目，它的的资源/时序都有很大的优化空间，为啥这么说？
Xilinx FPGA BGA推荐设计规则和策略（一）
judy 在 周二, 04/23/2024 - 09:43 提交
Xilinx®Versal®体系结构、UltraScale™体系结构、7系列和6系列设备有多种封装，旨在实现最大性能和最大灵活性
案例：一个信号复位值的问题
judy 在 周一, 04/22/2024 - 11:32 提交
最近一个朋友私信我说，看了以前的写的复位设计，在自己的项目中设计了复位同步器用来实现异步复位同步解复位
DDR读写流程与参数
judy 在 周一, 04/22/2024 - 09:37 提交
DDR完成上电初始化后，将数据写入DDR要经过如下过程：ACT->WR->PRE
安装过程需要277GB的Vivado各个模块分别需要多大空间
judy 在 周五, 04/19/2024 - 09:57 提交
这篇文章我们看下Vivado的安装包中，到底哪些东西最占空间？
Vitis如何更新xsa？
judy 在 周五, 04/19/2024 - 09:24 提交
在使用Vitis开发时，当硬件设计发生变化时，这时就需要更新xsa文件。
Xilinx Kintex-7系列XC7K410T-FFG900外设之DDR3硬件设计
judy 在 周三, 04/17/2024 - 09:44 提交
基于K7+C665x为核心的电路板中用到了DDR3存储芯片，现将FPGA外接DDR3时硬件设计中的一些心得做一个简单的分享
FPGA技术在项目决策方案中的有关考虑
judy 在 周二, 04/16/2024 - 11:51 提交
了解FPGA器件何时适合实现所需的系统功能是理解FPGA技术的关键要素。
Vivado使用入门（四）仿真
judy 在 周二, 04/16/2024 - 10:00 提交
本文将详细介绍vivado仿真功能，包括如何使用、测试激励文件的撰写，以及如何调用第三方仿真测试软件。