FPGA Vivado调用IP核详细操作步骤
judy 在 周四, 05/09/2024 - 09:43 提交
今天给大侠带来Vivado调用IP核详细操作步骤，手把手教学，请往下看
judy的博客
数字信号处理基础：什么是采样？
judy 在 周三, 05/08/2024 - 11:22 提交
本文系摘录自《RFSoC SDR Book》第四章——DSP Fundamentals，略有改动。下面将介绍采样（Sampling）的基本概念
FPGA问答系列--Block RAM的资源如何计算？
judy 在 周三, 05/08/2024 - 09:32 提交
当使用ram时，width是960bit，depth是16bit，只有15Kb大小， 为什么占用了很多个BRAM？
Vivado中文注释乱码问题如何解决？
judy 在 周二, 05/07/2024 - 09:51 提交
在使用Vivado进行FPGA设计时，大家是否会遇到中文注释显示乱码的问题，而且在乱码时修改代码，导致文件注释更乱了，且恢复不了，那么如何解决呢？
ddr模式寄存器配置
judy 在 周一, 05/06/2024 - 09:46 提交
ddr在上电初始化后通过发送MRS命令配置模式寄存器。ddr上电后处于空闲状态时，可以发送MRS命令
时序约束之Xilinx IDELAYE2应用及仿真笔记
judy 在 周二, 04/30/2024 - 09:30 提交
本文介绍Xilinx SelectIO资源内部IDELAYE2资源应用
面向实时视频制作工作流程的 FPGA
judy 在 周一, 04/29/2024 - 15:20 提交
从专用串行数字接口 (SDI) 的点对点连接转到面向媒体内容交换和协作的以太网 IP 网络，这一颠覆整个广播媒体制作供应链的演进趋势仍在继续
7系列FPGA器件手册：概述
judy 在 周日, 04/28/2024 - 09:43 提交
本文介绍下Xilinx 7系列FPGA功功能特性、资源特性、封装兼容性以及如何订购器件。
Multiport RAM，多读多写寄存器-——基于FPGA BRAM的多端口地址查找表与FPGA BRAM的资源分析
judy 在 周五, 04/26/2024 - 11:14 提交
Multiport Ram，即多读多写存储器，本工程实现的是1个口写，同时满足11个口读的BRAM
Xilinx FPGA BGA推荐设计规则和策略（二）
judy 在 周五, 04/26/2024 - 09:31 提交
上一篇介绍了BGA封装PCB层数估计、BGA焊盘设计、过孔设计、信号走线等内容，本文我们介绍下FPGA BGA封装电源管脚布线。