基于掩码的轮询调度方案以应用场景
judy 在 周一, 04/10/2023 - 10:19 提交
这里介绍一种新的公平调度方案，和前面的方案相比，最大的特点是不缓存数据
judy的博客
FPGA零基础学习之Vivado-LED流水灯实验
judy 在 周五, 04/07/2023 - 09:22 提交
流水灯是大多数学习者接触到的第一个实验，也是非常经典的一个实验，在此，我们一起学习一下流水灯
不用科学上网的Vitis AI3.0 gpu docker镜像生成方法
judy 在 周一, 04/03/2023 - 16:29 提交
vitis AI最近更新了3.0版本，对很多深度学习模型作了适配
VCS编译Xilinx仿真库
judy 在 周五, 03/31/2023 - 09:56 提交
VCS+Verdi的组合是EDA仿真中必备神器，以前只会用Vivado自带的仿真器或者Modelsim来进行仿真
FPGA的SerDes接口
judy 在 周二, 03/28/2023 - 14:39 提交
本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的
一文看懂I2C和SPI通信协议
judy 在 周五, 03/24/2023 - 09:43 提交
在本文中，我们讨论一下I2C和SPI之间的区别
ZYNQ - 无DDR固化程序（代码运行在OCM上）
judy 在 周三, 03/22/2023 - 14:58 提交
本文将无DDR固化的情况进一步进行介绍，讲解如何修改FSBL实现ZYNQ的程序固化
Verilog如何编写一个基础的Testbench
judy 在 周二, 03/21/2023 - 11:00 提交
本文将讲述如何使用Verilog 编写一个基础的测试脚本（testbench）。
FPGA与数字IC求职知识准备：数字电路知识总结
judy 在 周一, 03/20/2023 - 11:15 提交
本文整理了数字电路课程中的相关基本的知识点和较为重要的知识点，用于求职的数电部分的知识准备
FPGA工程师面试——时序约束
judy 在 周一, 03/20/2023 - 09:11 提交
时序约束主要包括周期约束，偏移约束，静态时序路径约束三种