judy的博客

【Vivado那些事儿】动态时钟的使用

judy 在 周三, 07/05/2023 - 09:36 提交

时钟是每个 FPGA 设计的核心。如果我们正确地设计时钟架构

获取Xilinx FPGA芯片IDCODE的4种方法（支持任何FPGA型号）

judy 在 周二, 07/04/2023 - 09:25 提交

本文介绍Xilinx所有FPGA芯片型号IDCODE的获取方法

2D 中值滤波算法实现

judy 在 周一, 07/03/2023 - 09:40 提交
使用高级综合HLS，开发 2D 中值滤波器算法 (HLS)

ZYNQ 读写SD卡——FPGA Vitis篇

judy 在 周二, 06/27/2023 - 09:31 提交

本实验介绍如何使用Xilinx ZYNQ芯片在SD卡上读写文件

hash算法在FPGA中的实现（完）——hash链表的删除

judy 在 周一, 06/26/2023 - 14:18 提交

本文主要讨论FPGA如何删除链表

RTL与HLS强强联合打造FPGA新开发之路

judy 在 周三, 06/21/2023 - 09:38 提交

Vitis HLS是Vitis AI重要组成部分，所以我们将重点介绍Vitis HLS

hash算法在FPGA中的实现（三）——hash表项的插入

judy 在 周一, 06/19/2023 - 14:29 提交

在前面的文章中主要介绍了hash表及其链表的结构，同时说明了如何读取表项

同步 FIFO、LIFO/Stack

judy 在 周四, 06/15/2023 - 10:38 提交

在这篇文章中，展示了一个简单的 RTL 同步 FIFO

AMBA4——“无聊的”Narrow transfers

judy 在 周二, 06/13/2023 - 09:58 提交

AMBA总线无论FPGA还是ASIC，应该都是比较常用的一组总线协议

HLS 设计数字时钟

judy 在 周一, 06/12/2023 - 14:57 提交

本文展示如何在 HLS 中描述数字时钟。