judy的博客

FPGA工程师如何进行复杂系统设计?

在5G无线、卫星通信、雷达探测、航天测控等复杂系统设计中,FPGA工程师扮演着重要角色。对于一个FPGA团队来说,需要根据项目需要完成产品的设计和验证,保证项目的交付。

FPGA编程三大范例

虽然 FPGA 可使用 Verilog 或 VHDL 等低层次硬件描述语言 (HDL) 来编程,但现在已有多种高层次综合 (HLS) 工具可以采用以 C/C++ 之类的更高层次的语言编写的算法描述

从底层结构开始学习FPGA----Xilinx ROM IP的定制与测试

本文介绍一种在FPGA开发中非常常用的存储类 IP 核——ROM 的使用方法。

Xilinx 7系列FPGA架构之SelectIO结构(一)

本节我们介绍以下知识点:SelectIO资源概述及结构,SelectIO管脚通用设计指导。

TCL脚本跑Vivado实现

在有些情况下,开发人员只有综合后的DCP文件和对应的约束XDC及各个IP,并没有综合之前的code,这种情况下vivado可以通过tcl脚本跑完实现并得到bit。

FPGA ISP Xilinx MIPI

本人比较喜欢Xilinx家的东西,这里就讲一讲Xilinx家的MIPI方案。这里以普通7系列作为讨论的对象

从底层结构开始学习FPGA----RAM IP的定制与测试

本文将对RAM IP核的各个关键因素做详细的讲解。

开源ISP-xkISP

xkISP 是基于 Xilinx HLS 的开源图像信号处理器 (ISP)。xkISP由复旦大学VIP实验室和阿里巴巴DAMO CTL实验室联合开发

别乱用 FULL_CASE 和 PARALLEL_CASE

case语句可以说是我们在FPGA开发中使用频率非常高的一条语句。同时,Verilog还提供了语句 casex 和 casez供我们使用。

Xilinx时钟组件的原语

xilinx提供了丰富的原语,可以将之看成FPGA开发可以使用的库函数,原语在FPGA中具有与之对应的硬件逻辑单元,但也注意,不同的FPGA的原语可能会有所不同