【视频】基线

【视频】基线

judy 在周四, 09/20/2018 - 10:34 提交

使用 Xilinx 推荐的基线程序逐步满足时序收敛要求。

精彩推荐

RFDC这个IP，是RFSoC系列中ADC、DAC的核心。这个IP和PL的资源有互联通道，和ARM相对是独立的。

本指南的目标是介绍关键概念，并提供一条途径以供您使用基于 FPGA 的 AMD Alveo 加速器卡、 AMD Vitis 编译器和统一集成设计环境来开始应用加速。

EthMAC是西安智多晶微电子有限公司在2024年基于IEEE802.3-2008 协议clause 3章节开发的通信IP。

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

开发者分享 \| 从已布线设计中提取模块用于评估时序收敛就绪状态	【DesignCon 2019视频】：在 Luxshare OSFP DAC 铜缆上运行的 Xilinx 112G PAM4	Avnet Smart Model Select 应用演示
【视频教程】Simulink：仿真与基于模型的设计	【视频】自适应计算：加速世界	【视频】Zynq UltraScale+ RFSoC Gen 3

最新文章