Silexica芯登科技发布了2019.2版的SLX开发工具，新版本对FPGA和C/C ++两大产品性能进行了重大改进。当开发人员在为Xilinx®Vivado®HLS设计流程 时，SLX FPGA所提供的优化C / C ++代码能够帮助其向HLS(高层次综合)做好准备。其中新加自动插入HLS编译指示功能将HLS的性能平均提升35倍(与没有HLS编译指示功能的版本相比)。另一款SLX C / C ++产品新增加的功能包括：支持多进程分析、支持共享库、远程文件系统、改善图像可视化和性能评估功能。
SLX FPGA的新功能和增强功能
引导代码转换为可合成代码: SLX FPGA向用户提供对不可合成代码(non-synthesizable code)进行重构的详细示例，保证其对Xilinx HLS编译器的支持。重构代码将与原始代码并行显示。
硬件感知，检测并行性: 此功能扩展了现有算法，以发现数据级并行和流水线并行的细粒度机会。SLX FPGA从而能够将更详细的HLS编译指示插入到应用程序中，并且更好地对已实现的性能/区域权衡进行控制。
代码重构向导(Code Refactoring Wizard): 在HLS编译指示及其参数之间的最佳组合被选定之后，此向导会在原始代码和生成的代码之间进行并行(side-by-side)比较，用户可以完全控制在最终代码中插入哪些编译指示。代码重构向导还允许在调用HLS工具进行综合之前对已生成的代码进行修改。
支持Zynq®DevKit: 已有的支持平台中新添加了Xilinx Zynq开发套件，同时包括支持Avnet®的Ultra96。
导入Xilinx DSA: 新版可以将现有的Xilinx设计规范存档(DSA)导入至SLX FPGA。开发工程师从而能够接收来自平台团队的基础系统，并根据FPGA芯片上的可用资源对硬件进行优化和分区。
SLX C/C++的新功能和增强功能
多进程分析(Multi-Process Analysis): SLX C/C++加强了多进程分析功能。现在可以在代码分析图(Code Analysis Graph )和内存分析表(Memory Analysis Table)中对使用共享内存进行通信的多个进程进行查看。保护性分析功能(protection analysis)被扩展，现支持使用(命名)POSIX信号量(这些信号量通常用于保护跨多进程的共享内存)。
可视化: 代码分析图中的图形可视化已扩展至进程层级(layer for processes)。新层级允许调查进程间的关系。属性部分也将可以显示有关进程、线程、函数和变量的详细信息。此外，GUI中的所有图表都将提供高级过滤和导出功能。
用户自定义线程名称: SLX C/C++ 添加了用户自定义线程名称的功能。用户使用函数pthread_setname_np可以为应用程序的线程进行命名。 SLX C / C ++将在分析结果中使用给定的名称。
功能成本估算: SLX C/C++对平台中定义的各个处理器类型分别提供单独的性能评估，以支持用户进行映射和部署决策。
远程文件系统: SLX C/C++支持在一个文件系统上进行跟踪和分析，其结果可以从运行于不同(文件)系统上的GUI中进行查看(例如，在Docker容器中使用SLX C / C ++的同时还能够在主机上运行GUI)。
共享库: SLX C/C++允许对使用POSIX共享库的应用程序进行检测和跟踪。 SLX C/ C++支持多二进制文件(multi-binary)的POSIX加载时(动态)链接(load-time dynamic linking)，暂不支持运行时链接、dlopen和Windows动态链接。
SLX 2019.2新版迈出了对该工具功能特性进行改进的重要一步，巩固了Silexica在C / C ++多核及FPGA编程分析领域的领导者地位。如果您有兴趣观看产品演示或了解更多SLX FPGA相关产品信息，欢迎发邮件至 contact@silexica.com 跟我们联系！
