<li>业界首款解决方案，用来分析用于 RISC/FPGA 设计空间探索的 C/C ++ 代码，从而优化硬件/软件分区。</li>
<li>与赛灵思 SDSoC 开发环境和 Vivado Design Suite 完全集成，可简化 SLX 优化代码的合成。</li>
致力于打造适用于异构多核器件的 SLX 编程工具的Silexica (silexica.com)，目前通过赛灵思开发者大会 （美国硅谷， 中国北京， 德国法兰克福）发布并演示其最新版 SLX ，用于满足基于赛灵思 Zynq SoC及其它带 Arm 处理器的器件需求。在为 FPGA 卸载加速机会分析 C/C ++ 代码时，SLX FPGA 流程可识别应用热点，这些热点可为提高系统性能提供最大的潜力。
SLX FPGA 流程包括对 C/C ++ 代码可综合性的检查以及对通过将软件功能卸载到 FPGA 可实现的性能提升的估计。开发人员可以从单个流程中获益，该流程可用于优化 Arm Cortex-A 处理器和 FPGA 架构的 C/C++。SLX FPGA 流程提供业界首款完整的 C/C++ 优化解决方案，为用户提供对其应用的深入了解，以指导 FPGA 设计空间探索来融合优化的硬件/软件。
