Vitis™是Xilinx推出的统一软件平台,可实现在 Xilinx 异构平台(包括 FPGA、SoC 和 Versal ACAP)上开发嵌入式软件和加速应用,它由优化的 IP、工具、库、模型和示例设计组成,Vitis 以高效易用为设计理念,适用于在 Xilinx硬件平台(包括边缘器件和Alveo卡)上进行人工智能推断,使 Xilinx FPGA 和 ACAP 充分发挥人工智能计算加速的潜力。
本次我们荣幸地邀请到原钢给大家带来 “在Vitis工具链上实现X+ML的设计案例” 专题分享。
在集成电路研发及设计服务领域拥有多年经验,2017年加入深鉴科技,2018年加入赛灵思,负责赛灵思人工智能相关方案的市场推广以及技术支持工作。
本视频介绍了使用赛灵思Vitis工具链以及DPU IP在Alveo U200板卡上实现X+ML设计的流程,包括RTL、HLS内核以及赛灵思IP的基于Vitis和Alveo的硬件集成过程的介绍。大家可以通过官网 (www.china.xilinx.com) 进行工具下载。