跳转到主要内容

精彩揭幕!2021 赛灵思技术日报名进行中

2021 赛灵思技术日(Xilinx Tech Day,简称 XTD)是一场以“自适应”技术为平台的线下深度互动会议,是软件/硬件研发人员、算法开发、系统架构师的专属会议。在这里,您可以看到最新的产品工具介绍、方案与 IP 更新、应用实例展示等内容,更可以与专家面对面深入探讨从设计技巧、系统性能到架构优化等话题。
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212515-sai…; alt=""></center>

<strong>“适”逢芯动,聚创未来</strong>

<strong>7月29日在北京,我们畅聊 “技术” </strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212517-hui…; alt=""></center>

<strong>现场Demo展示</strong>

<strong>基于 VCK5000 的MLPerf 1.0 性能演示</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212508-tu1…; alt=""></center>

VCK5000 是基于Xilinx最新一代 7nm Versal VC1902 芯片的数据中心加速卡。本 demo 展示了在 Vitis AI 框架下,基于 VCK5000 加速卡,以 MLPerf 1.0 作为 benchmark suite 所跑出的实际性能。

<strong>基于 VCK190 的多路车道线分割和人体姿态检测边缘加速计算板卡</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212509-tu2…; alt=""></center>

VCK190 是基于 Xilinx 最新一代 7nm Versal VC1902 芯片的边缘计算加速板卡,本 demo 展示了多路视频分割,车道线检测以及人体姿态检测加速方案。此方案搭载了 Xilinx 新一代基于 AIE 的 DPU 深度学习加速处理单元及其他加速模块,在单芯片上即可实现 4 路环境分割,车道线检测,及实时人体姿态检测,可广泛应用于自动驾驶、各类辅助驾驶以及智慧城市等方案中。

<strong>基于 Kria SoM 平台的多路 ReID 边缘加速计算盒</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212510-tu3…; alt=""></center>

本 demo 展示了基于 Xilinx Kria SoM K26 边缘计算卡的多路行人跟踪及 ReID 加速方案。搭载了 DPU 深度学习加速处理单元及 VCU 解码单元,该方案在单卡上即可实现 4 路 H.264/H.265 1080p 高清解码,及实时机器学习目标检测跟踪和 reID。可广泛应用中智慧城市、零售分析及视频分析等方案中。

<strong>基于 Kria SoM 平台的实时人脸检测演示</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212511-tu4…; alt=""></center>

本 demo 展示了基于 Xilinx Kria SoM K26 实时人脸检测方案。搭载了 DPU 深度学习加速处理单元及 VCU 解码单元,该方案可实现 4k 分辨率H.264/H.265 1080p 高清解码,及实时人脸检测,支持 Mipi,USB 及视频文件输入,应用广泛。

<strong>基于 MPSoC 的美乐威坐席管理系统核心模块</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212512-tu5…; alt=""></center>

本 Demo 展示了基于美乐威核心模块的坐席管理系统解决方案,方案利用 Xilinx FPGA PL 的 M264 美乐威自研视频编解码技术,最高能够达到 4K60 4:4:4 10bit 超低延迟编解码,编解码延时小于 64 行扫描时间,可实现低于 1 帧的端到端延迟。

<strong>基于 PYNQ-RFSoC 框架的开源可视化测试设备</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212513-tu6…; alt=""></center>

该系统利用了基于 Python 的“ PYNQ ”软件框架,实现了 RFSoC 内部信号处理的可视化,提供了频率规划工具,OFDM,DSP 处理等各种开源应用展示。

<strong>赛灵思汽车电子解决方案</strong>
<center><img src="http://xilinx.eetrend.com/files/2021-07/wen_zhang_/100114470-212514-tu7…; alt=""></center>

基于赛灵思的异构平台,携手合作伙伴为您提供基于赛灵思高性能、高灵活度 FPGA、SOC 芯片为核心的高级负责驾驶解决方案。

点击了解会议日程安排及精彩主题演讲报名参与赛灵思技术日:https://app.ma.scrmtech.com/meetings-api/sapIndex/SapSourceData?pf_uid=…