车路协同与激光雷达加速器（LiDAREYE®）

judy 在周三, 07/28/2021 - 10:24 提交

本视频介绍雪湖科技基于赛灵思FPGA推出的LiDAREYE解决方案。

精彩推荐

在最新的DisplayPort 1.4 RX Subsystem IP GUI界面, 有使能Video EDID的选项, 如下：

AIE graph通过PLIO与PL(programable logic)连接, 以交换数据, PLIO既可以通过DMA S2MM或者MM2S连接到AI Engine的buffer

本文介绍了 Versal 的Advanced Flow，这是 Vivado 2024.2 版本提供的一套新的布局布线功能。

本文将详细介绍PolarFire®片上系统（SoC）Discovery工具包的技术细节及其优点。

Example design simulation是同一个器件的GTM仿真。如果需要做两个芯片GTM对接的仿真，可以用两个GTM wizard，生成example

由于Sensor采集到的颜色分量曲线与人眼对颜色分量的感知曲线不一致，所以会导致拍摄的图像呈现在人眼前时感觉与真实世界相去甚远

Versal CPM QDMA EP Design 默认状态下的Setup Debug流程及debug core 时钟，以Vivado 2024.1为例

LCD1602是一种常见的字符液晶显示模块，广泛用于用于AMD 7系列FPGA开发板如Artix AC701、Virtex VC707、Kintex KC705

【视频】了解 SDSoC 工具中的评算功能	主题演讲：数量、速度、种类、大数据的发展需要可组合式数据中心	Xilinx 推出 Versal 评估套件
【视频】FPGA 逻辑中的 Algo-Logic 实时能量管理系统	【视频】Xilinx@MWC 主题演讲：自适应、智能化的 5G 基站	电源管理系列 - PL：PL 电源管理概述

最新文章